合见工软发布多款EDA产品和解决方案

发布者:EEWorld资讯最新更新时间:2022-06-01 来源: EEWORLD关键字:EDA 手机看文章 扫描二维码
随时随地手机看文章

上海合见工业软件集团有限公司(简称“合见工软”)近日推出多款EDA产品和解决方案,以更好地解决芯片开发中的功能验证、调试和大规模测试管理,以及先进封装系统级设计协同等不同任务的挑战。


本次发布的EDA产品和解决方案包括:


新一代时序驱动(Timing-Driven)的高性能原型验证系统UniVista Advanced Prototyping System(简称“UV APS”)——快速自动化实现4-100颗VU19P FPGA级联规模的芯片高性能原型验证;


先进封装协同设计检查工具UniVista Integrator(简称“UVI”)的Sign-off级完整功能版;


高效易用的数字功能仿真调试工具UniVista Debugger(简称“UVD”);


强大灵活的大规模功能验证回归测试管理平台UniVista Verification Productivity System(简称“VPS”);


即插即用的混合原型系统级IP验证方案UniVista Hybrid IPK(简称“HIPK”)。


UV APS全新功能升级版集成了先进的时序驱动全流程编译软件APS Compiler,自研的强大前端编译处理引擎,可以快速实现多种类型设计的移植和启动,降低用户初期部署成本;APS Compiler内嵌功能更强大的时序驱动引擎,并通过大范围TDM ratio自动优化求解,面对10亿门以上设计亦能自动化快速实现更卓越的性能。全新版的UV APS同时还提供了寄存器回读和深度调试等多样化调试手段。硬件系统支持4-100颗VU19P FPGA的级联,单套设备采用4颗FPGA,最大容量支持25套设备级联;合见工软同时提供了面向多种行业应用的原型验证子卡及快速定制服务,支持PCIe Gen5、DDR5、HBM2e等高性能接口速率适配,支持虚拟原型混合验证等一系列适配多种典型应用的解决方案,使用户可以轻松应对原型验证的各种复杂场景需求。


UVI增强版完善了先进封装设计在IC、Package、PCB设计协同的Sign-off功能,支持全面的系统互连一致性检查(System-Level LVS),合见工软在仿真生产设计环境所得准确率、覆盖率均达100%。该版本将检查效率提高了96倍,从上一版检查600,000管脚8分钟提升至5秒钟;同时,在图形显示性能、效果与精度上都有大幅提升。目前UVI增强版已在业内多家客户应用。UVI采用工业软件的高端技术,融合先进的底层架构及EDA行业先进封装产业链高效优秀的设计实践,为行业各领域客户提供高效直观简洁的系统级协同设计环境。同时,UVI更多新的迭代功能也将在不久后陆续推出。


UVD通过采用前沿的技术,实现了高性能、高容量的架构和关键技术设计,支持智能源代码追踪,可以兼容业界不同的验证工具和方案,同时具有简洁易用的用户界面。其产品功能的设计立足于用户的实际需求并适应验证流程和方法学的发展。UVD可以在编译源文件的基础上,生成高性能、大容量的设计及验证环境信息数据库,其配合合见工软验证工具或第三方验证工具可以生成统一的高压缩比的波形数据库(USDB),利用简洁易用、快速响应的可视化界面,用户可以高效完成调试任务,加速验证收敛。


VPS实现了以覆盖率为驱动的自动化数字前端验证流程管理和海量数据管理,它为用户提供了从初始验证计划创建、回归执行、回归数据收集挖掘、智能错误调试、项目追踪到最终覆盖率收敛的完整流程管理与支持。同时VPS具备优秀的广泛性和可定制性,不仅支持运行业界的多种验证工具,还提供灵活的API接口,使其与CI/CD、缺陷管理等第三方工具的定制化集成成为可能。VPS采用分布式技术和高性能数据库技术,有效避免单点故障带来的系统崩溃,支持不间断服务的平滑增量部署机制,实现多用户、多项目间的跨区域高性能统一管理。该产品还提供了灵活友好的用户界面,包含命令行界面和可视化界面,使用户可以方便直观地进行流程数据管理和项目追踪。

image.png

HIPK作为方便易集成的软硬件协同验证平台,充分利用了虚拟原型和FPGA原型验证系统的优势,在项目早期就可为用户提供一个软件开发调试以及IP子系统软硬件协同验证的环境,从而加速软硬件验证的收敛。虚拟侧处理器支持ARM/RISC-V/x86主流指令集架构,transactor支持AMBA接口,可满足大多数软硬件设计需求。除FPGA原有调试手段外,HIPK提供了丰富的API接口以方便用户直接调试FPGA,同时还支持基于Eclipse CDT的软件调试环境,提升软件开发人员的操作体验。另外值得一提的是,目前FPGA原型验证系统支持合见工软UV APS与Phine Design系列产品,并提供了FMC、GTY等多种扩展接口、内嵌和外接存储方案,大大扩展了用户的应用场景。

image.png

合见工软首席技术官贺培鑫表示:“新一代UV APS原型验证产品增强了多种时序驱动引擎在编译流程各个环节的支持,我们的数项专利技术确保高效实现4-100颗VU19P FPGA级联规模设计的性能优化,UV APS同时优化了快速设计移植功能,大幅节省了用户的时间和精力。


“作为强调用户体验的功能调试工具,UVD一直秉承调试工程师实际使用需求至上的设计理念,在处理复杂问题定位时,为用户提供快速易用,且极具亲和力的一流调试体验。


“我们专注于帮助客户提升验证项目整体执行效率,新推出的VPS工具套件在自动Re-run/Re-try等回归测试效率提升方面表现优异,VPS基于开放式架构的一键式部署,维护简单,同时更好地支持了大型客户跨集群、多地域部署需求。


“同期发布的增强版UVI先进封装协同设计工具,则首次真正意义上实现了Sign-off级一致性检查功能。”


中兴微电子有线系统部部长贺志强表示:“非常高兴看到合见工软在如此短的时间内推出这么多款高质量的EDA产品,可以切实帮助芯片客户应对设计验证中的各项挑战。VPS为中兴通讯在芯片验证管理解决方案上提供了新的选择,尤其针对中兴这样多项目、多团队、多地域的复杂部署需求,VPS在回归执行效率上的出色表现甚至超出目前主流EDA厂商的对应工具。UVD图形界面简洁易用、响应快速、运行稳定,其提供的高性能波形格式和关键调试功能,能够满足我们实际项目中的主要验证调试场景的需求。同时UV APS基于时序驱动自动分割的compiler性能以及灵活强大的虚拟侧扩展方案令我们印象深刻,很期待UV APS后续在中兴大规模芯片原型验证项目中成功落地。”


关键字:EDA 引用地址:合见工软发布多款EDA产品和解决方案

上一篇:X-FAB宣布采用Cadence EMX Solver电磁仿真技术,加速创新通信和车用射频设计
下一篇:Arm新推Mali-C55 ISP,三大特性助力嵌入式视觉系统发展

推荐阅读最新更新时间:2024-11-17 00:15

Cadence CEO如是说:挑战EDA复杂性,必须做多一点!
随着半导体的几何尺寸在不断减小,必须面对这个趋势的人们面临着交织在一起的各种挑战,包括可制造性,复杂性和规模。对于Cadence Design Systems这个主要的EDA公司和该公司的总裁兼CEOJ. Fister来说,意味着必须从不同的角度来看待这个设计过程。 在Cadence公司每年一度的CDNLive用户会议中,Fister 2007年在印度的会议上表示除了片上系统的所面临的不同的困难所带来的复杂性,还有保持对90纳米及其以下尺寸的高级过程结点可制造性,包括化学机械拋光,CMP和光刻。事实上,他指出,所有的过程都很复杂,做多一点才可以在全球IC市场上获得更多的份额。 可制造性的问题也许可以解决,他说,通过采用一种具有
[焦点新闻]
Synopsys正式进军模拟/混合讯号EDA市场
EDA供货商新思(Synopsys)已透过Galaxy Custom Designer工具的发表,正式向模拟/混合讯号设计工具领域扩展。该公司透露,Galaxy Custom Designer是第一种建构在针对传承下来的设计OpenAccess数据库上的实现工具,此外,它是一种被设计用来支持与代工制程设计成套工具实现互通性的、新的组件化(componentized)基础设备。 Synopsys表示,Galaxy Custom Designer利用了该公司的Galaxy Design Platform为客制化和数字设计提供统一的解决方案。该工具并为模拟、分析、寄生参数撷取以及实体验证而提供一种通用的应用模型。 在Synopsys
[焦点新闻]
概伦电子举办<如何设计有竞争力的高性能IC>研讨会
中国 北京,概伦电子科技有限公司(ProPlus Electronics Co., Ltd.)日前于上海浦东假日酒店举办了主题为“如何设计有竞争力的高性能IC:纳米时代的建模与验证挑战”的技术研讨会。来自集成电路制造企业、IC设计公司、高校与研究机构等百余位来宾出席了研讨会,共同分享了概伦电子有关下一代集成电路设计挑战的精彩见解,以及高阶工艺下IC设计中的建模、仿真与验证的解决方案。 研讨会现场 研讨会现场 概伦电子执行副总裁马志坚博士在主题演讲“集成电路仿真与验证的挑战和机遇”中表示,先进工艺下的集成电路设计对从EDA工具开发/整合、SPICE建模、电路设计到制造的等整个产业链提出了诸多挑战,EDA
[半导体设计/制造]
概伦电子举办<如何设计有竞争力的高性能IC>研讨会
中国集成电路如何走出特色创新之路?
创新是引领发展的第一动力,集成电路作为高新技术产业的核心,设计创新将引领着信息技术的高速发展,在世界经济大变局以及全球集成电路产业链供应链重塑的背景下,中国集成电路产业如何走出特色创新之路,芯片设计业将面临怎样的机遇与挑战?为此,中国集成电路设计创新联盟、江苏无锡经济开发区管理委员会、中国半导体行业协会集成电路设计分会、国家“芯火”双创基地(平台)、“核高基”国家科技重大专项总体专家组将于 2022年 7 月 14 - 15 日在无锡举办“第二届中国集成电路设计创新大会暨 IC 应用博览会”(简称 ICDIA 2022)。 本次大会以 “聚力创新,融合应用,共筑发展新优势” 为主题,特邀行业有关院士、专家围绕IC应用领域的需求
[半导体设计/制造]
中国集成电路如何走出特色创新之路?
破局EDA数字仿真器 合见工软演绎速度与激情
仅用时7个月就推出国内第一款商用数字仿真器,上海合见工业软件集团有限公司(以下简称合见工软)向世界展示了什么是“中国EDA速度”。而当进一步深入了解合见工软进军仿真器领域的初心和格局,我们不得不赞叹合见工软的激情和担当。 数字仿真器短板必须要“补” 近年来,随着我国信息通信(ICT)产品技术的创新突破与市场的快速增长,对芯片产品的需求规模以及应用水平的要求都在持续提升。与此同时,国家对于芯片产业的投入力度也在不断加强。在这一新时代产业发展机遇下,我国芯片领域的企业也面临着在核心技术与应用领域寻求突破等方面的压力和挑战,以EDA为代表的工具成为推动芯片产业长足发展并且需要重点突破的核心技术领域之一。 其中,仿真器一
[模拟电子]
破局<font color='red'>EDA</font>数字仿真器 合见工软演绎速度与激情
Synopsys和Arm将在IP、EDA工具等方面深入合作
  全球第一大芯片设计自动化EDA软件供应商及全球第一大芯片接口IP供应商、软件质量和安全解决方案的全球领导者 Synopsys (NASDAQ:SNPS)宣布,已与 Arm 达成一致,将继续深入合作,并签署了一份多年订阅协议。该订阅协议让 Synopsys 得以访问更为广泛的 Arm 知识产权(IP),从而可对基于 Arm 的系统芯片(SoC)的 Synopsys 工具和方法进行优化。自2018年4月25日起,Synopsys和Arm将在全球范围内召开一系列研讨会来分享本次协议及之前签订的IP订阅协议给他们带来的设计和验证方面的合作成果。下面就随嵌入式小编一起来了解一下相关内容吧。   本次协议的签订,让Synopsys得以抢
[嵌入式]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved