Cadence 推出新一代可扩展 Tensilica 处理器平台,推动边缘普适智能取得新进展

发布者:EE小广播最新更新时间:2023-08-04 来源: EEWORLD关键字:Cadence  处理器  边缘 手机看文章 扫描二维码
随时随地手机看文章

业界卓越的 Tensilica Xtensa LX 平台第 8 代已经上线,可提供显著的系统级性能增强,同时确保理想能效


中国上海,2023 年 8 月 4 日 —— 楷登电子近日宣布推出 Cadence® Tensilica® Xtensa® LX8 处理器平台,作为其业界卓越的 Xtensa LX 处理器系列第 8 代产品的基础。Xtensa LX8 处理器提供了重要的新功能,旨在满足基于处理器的 SoC 设计不断高涨的系统级性能和 AI 需求,同时为客户提供经过能效优化的 Tensilica IP 解决方案。这些性能增强顺应了汽车、消费电子和深度嵌入式计算领域的边缘普适智能不断增长的需求。新一代 Xtensa LX8 平台为处理器和系统级设计创新提供基础,包括新的 DSP、多处理器、互连和系统级 IP 产品。


 image.png


要扩展处理器的性能,满足移动和汽车应用普适智能设备不断增长的性能需求,设计人员需要从整体角度出发,解决系统级要求。随着 SoC 设计变得越来越复杂,仅扩展时钟频率或添加额外的处理器是不够的,数据迁移、存储器带宽、延迟和集成难易度等因素的重要性也与日俱增。例如,回归和卷积神经网络通常包含大型数据集,必须能够从系统内存中快速读取,才能满足实时处理要求。在此背景下,处理器和 DSP 子系统必须支持多种并发算法和更大宽度的滤波器,因此,减少内存访问延迟和限制 DMA 重复零拷贝可以大大提高系统的整体性能。为了满足这些要求,加之业界对高能效计算和 AI 的持续关注,Xtensa LX8 平台应运而生,该平台包含多项旨在优化每瓦特整体系统性能的功能。


Tensilica HiFi Vision、ConnX 和 FloatingPoint DSP 以及 AI 控制器产品系列都将配备 Xtensa 平台的增强功能。这些增强功能包括:


L2 缓存:与 Xtensa LX7 处理器相比,基于高速缓存的子系统性能提高了 50% 以上,同时减轻了对 L1 缓存的压力。


改进的分支预测:显著提升日益重要的控制代码性能。


增强型 Arm® AMBA® 接口:原始 AMBA 4 AXI 互连,可轻松集成到当今的高性能器件和低延迟 APB 接口,进一步提高系统性能,同时减轻主系统总线的压力。


增强型 iDMA:改进了复杂 DSP 算法中的 3D DMA 传输,同时增加了压缩/解压缩支持,并将物理可寻址存储器扩展到 40 位。


扩展的中断支持:支持多达 128 个中断,可满足最严苛的系统级要求。


“我们很高兴 Cadence 推出了新一代 Tensilica Xtensa LX 产品线,”SK hynix memory solutions America Inc. 公司 SoC 副总裁 Jaeyoung(Jay)Jang 表示,“我们在 SoC 设计中使用过之前版本的 Xtensa LX 处理器,效果令人非常满意,在特定应用处理方面,它的效率和能力确实首屈一指。Cadence 非常关注系统级性能,这意味着使用 Xtensa LX 处理器设计的 SoC 一定能够满足最终用户对性能和功耗的苛刻要求。”


“Synaptics 和 Cadence 已经合作开发了许多专门面向 AI 边缘设备的 SoC。借助 Cadence Tensilica DSP 和 Xtensa 控制器提供的卓越性能,我们能够打造出面向传感器、语音和视觉应用的高能效产品,包括尖端的生物识别技术、智能家居安全系统和智能家电,”Synaptics 公司高级副总裁兼 PC 与外设事业部总经理 Saleel Awsare 表示,“我们对 Cadence 新推出的 Xtensa LX8 平台非常期待,相信该平台可提供更强大的系统级性能,以满足下一代边缘 AI SoC 的需求。” 


“当今的先进 SoC 设计需要达到更高的处理器子系统性能。基于 Xtensa LX 平台的处理器已广泛应用于如今要求最苛刻的音频/语音、汽车 ADAS 和嵌入式计算应用,因此我们积累了丰富的实践经验,能够切身了解客户在不断提高系统级性能方面所面临的各种挑战,”Cadence Tensilica IP 研发副总裁 David Glasco 说,“我们业界卓越的最新一代可扩展处理器平台提供了各种关键功能,可助力客户打造更先进的专用处理器。”


Tensilica Xtensa LX8 处理器支持 Cadence 的智能系统设计(Intelligent System Design™)战略,旨在实现 SoC 卓越设计。


供货情况


Tensilica Xtensa LX8 处理器目前正在向早期客户出货,预计将于 2023 年第三季度末全面上市。


关键字:Cadence  处理器  边缘 引用地址:Cadence 推出新一代可扩展 Tensilica 处理器平台,推动边缘普适智能取得新进展

上一篇:新思科技助力CEVA公司落实互联设备安全质量承诺
下一篇:加速创“芯” 西门子EDA技术峰会在沪举办

推荐阅读最新更新时间:2024-11-17 12:18

Synopsys多渠道推动中国嵌入式处理器人才培养及产学研合作
助力第九届研电赛 华中科技大学ARC小分队取得优异成绩。 中国北京,2014年9月10日 — 为加速芯片和电子系统创新而提供软件、知识产权(IP)及服务的全球性领先供应商新思科技公司(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)宣布:在Synopsys-华中科技大学ARC处理器联合培训中心的大力支持下,华科大张亮等同学采用Synopsys DesignWare ARC EM处理器作为处理单元,仅用一个月时间开发完成的“基于Synopsys ARC处理器的身姿提醒系统”获得了第九届中国研究生电子设计大赛(研电赛)华中赛区一等奖,从800多支队伍中突围而出进入全国总决赛,并在随后举行的总决赛上取得优异成绩。
[嵌入式]
CODASIP为其STUDIO处理器设计工具添翼AXI总线自动设计功能
CODASIP为其STUDIO处理器设计工具添翼AXI总线自动设计功能 德国慕尼黑,2021年10月26日 – 领先的定制化RISC-V处理器半导体知识产权(IP)核供应商Codasip今日宣布进一步强化其Studio处理器设计工具套件。其Studio 9.1工具的新增功能包括面向高性能设计添加的完整AXI总线支持,完善了对LLVM的支持以及更高的代码密度。 Studio工具是Codasip产品组合的核心组件,可用于简化定制化设计任务,确保各种规模的公司从处理器核心部分出发去实现产品的差异化。自从该工具套件在2014年推出以来,Studio一直是新兴处理器市场的领导者。通过简化处理器的定制化过程,设计师在利用Codasip
[工业控制]
CODASIP为其STUDIO<font color='red'>处理器</font>设计工具添翼AXI总线自动设计功能
ARM 异常介绍
一、中断概念: CPU 在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程 硬件引起的中断不可预测,随机性 软中断:事先在程序中安排特殊指令,CPU 执行到该类指令时,转去执行相应的一段预先安排好的程序,然后再返回来执行原来的程序 二、ARM 体系异常分类: 复位异常(Reset) 数据异常(Data Abort) 快速中断异常(FIQ) 外部中断异常(IRQ) 预取异常(Prefetch Abort) 软中断异常(SWI) 未定义异常(Undefined interrupt) 三、异常处理伪代码及 7 种异常 异常处理伪代码: R14_ exception_mode = return link SPSR_
[单片机]
中天微开启战略规划第一步,发布RISC-V处理器
杭州中天微系统有限公司(阿里巴巴全资收购)宣布正式推出支持RISC-V第三代指令系统架构处理器CK902,可灵活配置TEE引擎,支持物联网安全功能。中天微将以此为新的契机,在RISC-V应用领域中进行全方位的系列化CPU布局与市场开发。 近年来国内对支持RISC-V的CPU处理器一直处于摸索阶段,行业内外对RISC-V处理器的问世愈加期盼。在此时间节点上,中天微正式推出基于RISC-V的第三代C-SKY指令架构,同时发布第一个32位低功耗CK902处理器。并将针对不同的产品应用场景,持续推出支持RISC-V的CPU IP系列,在丰富中天微的产品系列的同时也为行业内客户提供更多更灵活的CPU IP选择。 中天微RISC
[嵌入式]
中天微开启战略规划第一步,发布RISC-V<font color='red'>处理器</font>
飞思卡尔使用CADENCE模拟混合信号锦囊加速流程开发
飞思卡尔预计可将流程开发时间减少20% 加州圣荷塞市,2007年2月2日 全球电子设计创新领导者Cadence设计系统公司 (NASDAQ: CDNS)今天宣布飞思卡尔半导体公司已经采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飞思卡尔是无线、网络、汽车、消费和工业市场的嵌入式半导体设计及制造的全球领先企业。飞思卡尔已经采用AMS Methodology Kit以应用高级AMS技术、流程和方法学的主要功能。通过使用Cadence锦囊作为其基础方法学,飞思卡尔能够更加迅速地获取并在全球实施、内部开发世界级设计流程的实力。 “Cadence AMS Methodology
[焦点新闻]
采用集成 DSP 与微处理器内核的嵌入式应用
嵌入式应用包括信号处理算法与控制算法,在多种实时嵌入式系统中这两种算法共同执行必需的功能,因此我们应了解控制算法与数字信号处理器 (DSP) 算法是如何实现互操作性的。在手机和 MP3 播放器等应用中,要解决上述互操作性问题,传统做法是分别用 RISC 处理器和DSP来处理控制算法与信号处理算法。例如,在手机中,信号处理功能负责处理音视频应用中的回声消除与编解码工作。由于DSP 架构是专门设计用于执行信号处理算法的,因此信号处理算法在 DSP 上的 运行效率很高;而手机中的控制软件则负责执行状态机,即控制用户界面、键盘及其它非信号处理功能。 开发包括信号处理与控制算法且要求这两种算法间实现互操作性的嵌入式应用时,我们要面临几大挑
[单片机]
采用集成 DSP 与微<font color='red'>处理器</font>内核的嵌入式应用
AI,机器视觉技术在边缘将如何发展
不久之前,人工智能和计算机视觉还像是科幻小说里的东西,而现在,它们突然无处不在,从Alexa和Siri到能够识别你正在做的食物并帮助你完美烹饪的厨房电器。 但情况又在发生变化。智能和视觉处理越来越多地发生在边缘。也就是说,计算是在本地进行的,而不是在云中进行。从手机到家用电器,从汽车到工业机器人,从相机到建筑物的服务器柜,这些系统都在发生变化,其共同的主题是处理过程比以往任何时候都更接近传感器。为什么会这样,这种趋势意味着什么? 在Edge AI和Vision Alliance上,我们观察到五个因素将AI推向了边缘,我们把它缩写成BLERP。代表带宽、延迟、经济、可靠性和隐私。 带宽:如果你有一个装有数百个摄像头
[物联网]
AI,机器视觉技术在<font color='red'>边缘</font>将如何发展
英特尔将在2014年推出14纳米处理器芯片
12月5日消息,据国外媒体报道,英特尔最近披露称,它终于首次使用14纳米加工技术制造成功试验的芯片电路。英特尔计划在2013年使用14纳米加工技术生产代号为“Broadwell”的处理器。 英特尔北欧及比利时、荷兰、卢森堡经济联盟地区总经理Pat Bliemer在接受北欧硬件网站独家采访时披露了这个信息。他说,这个技术已经能够在实验室条件下制造14纳米芯片。这意味着英特尔在生产技术方面与竞争对手相比拥有巨大的优势。英特尔的竞争对手仍然很难应用20纳米以下的技术。 考虑到英特尔是第一个大批量生产32纳米芯片的公司,这个消息并不让人感到意外。而且,作为另一个行业第一,英特尔最近宣布它已开始使用22纳米技术批量生产代号为
[嵌入式]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved