半大马士革集成中引入空气间隙结构面临的挑战

发布者:EE小广播最新更新时间:2023-12-18 来源: EEWORLD关键字:泛林集团  3nm 手机看文章 扫描二维码
随时随地手机看文章

帮助imec确定使用半大马士革集成和空气间隙结构进行3nm后段集成的工艺假设

作者:泛林集团Semiverse™ Solution部门半导体工艺与整合工程师Assawer Soussou博士


  • 随着芯片制造商向3nm及以下节点迈进,后段模块处理迎来挑战

  • 半大马士革集成方案中引入空气间隙结构可能有助于缩短电阻电容的延迟时间

随着器件微缩至3nm及以下节点,后段模块处理迎来许多新的挑战,这使芯片制造商开始考虑新的后段集成方案。


在3nm节点,最先进的铜金属化将被低电阻、无需阻挡层的钌基后段金属化所取代。这种向钌金属化的转变带来减成图形化这一新的选择。这个方法也被称为“半大马士革集成”,结合了最小间距互连的减成图形化与通孔结构的传统大马士革。


互连线减成图形化的优点之一,是提供了转变至(更)高深宽比金属线的机会。但它也有缺点,那就是会增加电容。如果引入空气间隙结构,支持互连线隔离,则可以克服这种不良影响。因此,空气间隙常常被视作缩短电阻电容延迟时间的主要手段。


前文提出的半大马士革集成方案可结合完全空气间隙集成,用于最关键的最小间距金属层(M1和M2)。它也可以与传统的双大马士革或混合金属化方案相结合。


我们支持了imec的一项研究,对先进3nm节点后段集成方案进行分析。研究中,我们使用SEMulator3D®工艺模拟软件对半大马士革集成流程和引入空气间隙结构进行模拟。这帮助imec在试产线上进行硅晶圆处理之前,就能更好地了解集成潜在的挑战和相关的失败风险。该项目的目标是确定使用半大马士革集成和空气间隙结构进行3nm后段集成的工艺假设。


流程模拟


使用SEMulator3D对3nm后段方案的半大马士革空气间隙工艺流程进行模拟。图1展示了关键的工艺步骤,其中包括M1钌刻蚀步骤、随后的空气间隙闭合、完全自对准通孔图形化、完全自对准通孔/M2金属化、以及最后的M2图形化。


此次研究中,为了真实地再现空气间隙形状,我们根据imec 10nm半间距金属互连模块的透射电子显微镜 (TEM) 图像,对M1钌图形化和空气间隙闭合工艺步骤进行校准。


图1:3nm节点后段半大马士革空气间隙工艺流程


空气间隙方面的挑战


为了避免潜在的硅晶圆工艺失效,我们利用SEMulator3D研究了半大马士革空气间隙工艺流程中,空气间隙闭合相关的挑战和薄弱环节。


图2展示了3nm节点半大马士革空气间隙工艺面临的挑战。其中,该图突出展示了空气间隙闭合后进行平坦化、以保持介电常数k值和共形性的需求,以及空气间隙闭合控制这一关键的工艺挑战。


我们的模拟显示,为了避免引入空气间隙失败,M1和M2之间应该保留一段最小距离。换句话说,在完全自对准通孔刻蚀的第一步,必须使用对暴露的硅碳氮空气间隙闭合电材料具有高选择比的工艺。


在随后的硅碳氮刻蚀工艺步骤中,为了与下层金属1钌相接,需要进行刻蚀工艺,使硅碳氮介电层产生较高的倾斜度。这可以减少对间隙闭合介电层的过度刻蚀,并在通孔刻蚀工艺中保持空气间隙闭合。图3左右的模拟结果分别展示了需要的二氧化硅与硅碳氮的刻蚀选择比,和理想的硅碳氮倾斜度。


图2:半大马士革空气间隙工艺流程挑战

图3:空气间隙闭合的薄弱环节


敏感性分析


在模拟中,我们对可以控制和维持空气间隙闭合和体积的工艺参数进行敏感性分析。其间,通过改变M1光刻关键尺寸、硅碳氮间隙闭合介电层厚度、二氧化硅硬掩膜厚度、M1钌横向刻蚀和钌高度,我们在SEMulator3D上共进行了200次蒙特卡罗实验。相关工艺参数和评估参数范围的详细信息见图4。


图4:空气间隙闭合工艺敏感性分析


模拟表明,关键尺寸越小,硅碳氮沉积失败的风险越大,因此,造成空气间隙闭合失败的最大因素是金属1关键尺寸和较小的二氧化硅硬掩膜厚度此外,金属1钌厚度和二氧化硅硬掩膜厚度也是影响空气间隙体积的最大因素(见图5)。


图5:工艺敏感性研究结果:


对空气间隙闭合失败影响的研究(上2图)

对空气间隙体积影响的研究(下2图)


空气间隙体积敏感性研究的结果被用于量化对电阻电容降低的影响,相应的分析结果见图6。


图6:空气间隙体积工艺敏感性研究及其对电阻电容降低的影响


主要收获


在这项研究中,我们使用SEMulator3D模拟为3nm节点后段进行半大马士革空气间隙工艺的流程。为了确定为3nm节点后段进行半大马士革集成的最佳工艺,模拟研究了潜在的薄弱环节和工艺挑战。


工艺流程模拟显示,空气间隙材料的选择和刻蚀工艺是半大马士革和空气间隙工艺方案能否成功的关键。这些工艺模型非常有价值,因为imec不用经历耗时、耗财的硅晶圆制造过程,就能研究3nm后段工艺方案的关键工艺。


鸣谢


由衷感谢Gayle Murdoch和imec同意我们分享这项研究。此研究获得了Pin3s ECSEL Joint Undertaking的支持。


关键字:泛林集团  3nm 引用地址:半大马士革集成中引入空气间隙结构面临的挑战

上一篇:以工艺窗口建模探索路径:使用虚拟制造评估先进DRAM电容器图形化的工艺窗口
下一篇:作为“燃灯者”的芯耀辉:推动国内高速Chiplet接口IP不断破局

推荐阅读最新更新时间:2024-11-13 01:24

消息称台积电多家客户修正制程计划,已采用 4/3nm 的客户几乎都有 2nm 投片规划
5 月 22 日消息,据电子时报,有半导体设备业者表示,台积电 2 纳米 GAA 工艺表现惊艳,因此客户紧急修正蓝图。据称,2023 全年台积电 3nm 产能仍以 N3(N3B)为主,整体良率接近 75%。 由于台积电 3nm 在 PPA 表现下与 4nm 差异不大,且 3nm 报价涨至 2 万美元(IT之家备注:当前约 14 万元人民币),虽然只有苹果才能享受到 8 折优惠,但目前已有多家客户修正制程规划,调整投片与订单,包括拉长 4/5nm 世代周期,放缓 N3E、N3P 采用进度,等待 2nm GAA 制程世代再重押。 他认为,虽然台积电产能布局可能被打乱,但客户黏着度更高,对于 2nm GAA 世代相当有信心,已采
[半导体设计/制造]
泛林集团计算产品部副总裁David Fried:晶体管与IC架构的未来
泛林集团计算产品部副总裁David Fried博士:晶体管与IC架构的未来 泛林集团计算产品部副总裁David Fried接受了行业媒体Semiconductor Engineering (SE)的采访,探讨并分享他对于芯片缩放、晶体管、新型架构和封装等话题的看法。以下内容节选自采访原文。 Q1:数十年来,集成电路微缩一直是芯片制造行业推进设计进步的手段。但是,与之相关的成本一直在攀升,而且就每个节点而言,缩小尺寸能体现的优势也在减少。请问您怎么看待摩尔定律?我们是否需要2nm甚至更先进的制程?是否需要更多的算力? Dr.Fried:算力全面提升10倍也不嫌多。因为所有的一切都需要算力,包括每个用户交互点、存储点和每一
[半导体设计/制造]
<font color='red'>泛林</font><font color='red'>集团</font>计算产品部副总裁David Fried:晶体管与IC架构的未来
苹果A17处理器或采用两种3nm工艺 手机性能将受影响
苹果预计在今年的iPhone 15 Pro和Pro Max上搭载3nm A17处理器,成为今年唯一的3nm移动芯片。然而,有消息称该处理器将采用两种不同批次的3nm制程。 据知名爆料人透露,今年生产的iPhone 15 Pro和Pro Max采用的A17处理器使用N3B工艺,明年生产的部分则将切换成降低成本的N3E工艺,性能可能会略有差距。 台积电目前计划推出五种3nm工艺,包括N3/N3B、N3E、N3P、N3S和N3X,其中N3B已经量产。 尽管N3E被称为增强版,但从已披露的技术资料来看,其栅极间距可能并不如N3B。因此,若果真如此,对于注重细节的消费者来说,或许提前购买能获得更好的性能。
[手机便携]
台积电可望在2022下半年为苹果生产3nm芯片
苹果制造合作伙伴之一的台积电(TSMC),有望于 2022 年下半年开始使用 3nm 工艺来生产芯片,并且已经在致力于改进 5nm 工艺。与业内其它芯片制造商一样,台积电一直在致力于开发更小的制程,目前据说已开始建造 3nm 相关的生产线和配套设施。DigiTimes 的报道称,3nm 项目仍在按计划进行,预计可在 2021 年进行风险试产,并于 2022 下半年转入批量生产。   如果爆料靠谱,那按照典型的 iPhone 生产路线图,苹果显然更早地完成了用于 2022 年 iPhone / iPad 设备的 A15 和 A22 芯片。   与未来的 3nm 技术相比,据说台积电正在使用 5nm 技术进行量产,且已经在开
[手机便携]
Arm重新定义移动终端AI体验:3nm加持的CPU、GPU性能暴增
在COMPUTEX 2024展会上,Arm CEO Rene Haas表示,到2025年底,将有超过1000亿台Arm设备为AI 做好准备,同时预计将在五年内拿下Windows PC市场50%以上的份额。 适逢Arm发布面向移动端AI优化的3nm的Arm CSS,同时针对移动端AI发布Kleidi软件。可以说,这些创新都是实现未来Arm对于AI宏伟目标的基础。 从TCS到终端 C SS 去年,Arm针对Neoverse推出了CSS这样一个解决方案,目标是为了帮助客户快速拥抱AI。所谓CSS全称是Compute Subsystem,可以理解成Arm把一切都打了个包,包括core、CMN mesh、系统IP、系统管
[手机便携]
Arm重新定义移动终端AI体验:<font color='red'>3nm</font>加持的CPU、GPU性能暴增
延后5nm扩建和3nm试产?台积电:一切依进度,无延后
今(1)日早间有消息传出,为应对美国扩大封锁华为,台积电通知设备厂,决定延后5nm扩建及3nm试产脚步至明年首季,较原订时程延长两季,已有多家台积电设备供应商收到通知暂停设备交货。 对此,据中央社报道,台积电否认传言,表示一切依进度进行,并无延后情况。 台积电表示一切依照进度进行,不仅5纳米进展并无延后情况,3纳米制程也将如期于2021年试产,于2022年下半年量产。 今年4月份,就曾传出,受疫情因素影响,台积电3nm制程量产时间延后。此前台积电内部原定于在今年年底前进行3nm制程的试产。 据悉,由于疫情的影响,台积电物流、设备供应等环节均受到较大影响。原本在今年6月份,台积电就要进行3nm试产线的设备安装,随后进入到调试期间。但
[手机便携]
消息称三星 3nm 制程良率大幅提升,已经在开发第二代 3nm 工艺
台积电于 12 月 29 日在台南科学园区举办 3nm 量产暨扩厂典礼,正式宣布启动 3nm 大规模生产。虽然三星早在半年前就已经开启了 N3(3nm)工艺芯片制造,但由于刚刚采用 GAA 的原因似乎生产良率有严重下滑。 当然,三星也没有坐以待毙,此前业界称其已经联合 IBM、Silicon Frontline Technology 等公司合作提高 3nm 成品率,希望为自家手机争取到部分高通骁龙 8 Gen3 的订单。 根据台积电自己的说法来看,其 3nm 和 5nm 问世之初的良率基本一致。对比之下,三星 3nm GAA 刚投产时,良率仅有可怜的 20%,废片率高得离谱。不过最近还有消息称,三星 3nm 良率已经大幅提
[半导体设计/制造]
泛林集团全新干膜光刻胶技术突破技术瓶颈,满足下一代器
作者:泛林集团 随着芯片制造商开始转向更先进的技术节点,愈发精细的特征成为了棘手的难题。其中一个主要难点是将芯片设计转到晶圆上的材料,因为当前的材料很快就无法满足精细度要求。为了能及时满足下一代器件的缩放要求,泛林集团推出了一项突破性的干膜光刻胶技术。要更好地了解该解决方案,我们需要首先了解图形化工艺和当前使用的光刻胶,之后再探讨该技术的潜在优势。 图形化:创建芯片特征 高级芯片的制造可能需要经历数百个不同的步骤,因为其中的微观特征需要一层层地构建。光刻是其中最重要的工艺步骤之一——整个半导体制造过程中,需要不断的重复,再加上沉积和刻蚀,这些步骤将芯片的设计最终呈现在晶圆上。 在光刻过程中,需要在晶圆上涂覆被称为光
[半导体设计/制造]
<font color='red'>泛林</font><font color='red'>集团</font>全新干膜光刻胶技术突破技术瓶颈,满足下一代器
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved