TMS320C6201高速电路PCB及电磁兼容性设计

TMS320C6201是TI公司的DSP芯片，200MHz时钟的C6201峰值性能可以达到2400Mops。如此高的时钟频率，对PCB的电磁兼容性设计提出了很高的要求。

电磁兼容性与电磁干扰

电磁兼容性( EMC)是指电子设备在预期的电磁环境中能够协调、有效地进行工作的能力. 其目的是使电子设备既能抑制各种外来的干扰，又能减少其本身对其他电子设备的电磁干扰。电磁干扰( EMI) 的来源主要有本电子设备内部形成的干扰以及外界耦合到本电子设备形成的干扰。

针对电子设备内部的干扰，主要通过合理的PCB电磁兼容性设计加以防止和抑制；而针对外界干扰，则可通过电磁屏蔽措施切断其耦合途径加以解决。本文主要对前者加以阐述。

PCB 及电磁兼容性设计

外形与布局

从生产工艺考虑，印刷电路板一般采用长宽比不太悬殊的矩形。PCB尺寸不宜过大，否则导线过长易引起电磁干扰。导线或器件离PCB板边缘距离不小于2mm。TI6000系列DSP功耗比较大，电源稳压块应布置在离通风口较近的板边缘，电源块下铺铜以利于散热，发热较大的还可加散热片。

合理的元器件布局，可减少各单元电路间的相互干扰。大功率低速电路、模拟电路和数字电路应分块布局。在各分块内，以该分块内核心元件为中心进行布局，尽量缩短各元器件间的引线连接。

电源与接地

电源与接地的正确设计，对于抑制电磁干扰来说至关重要。电源线和地线尽量宽以减小电阻。数字电路与模拟电路要分开接地。数字电路的地可构成闭环以提高抗噪声性能。在电路板层数允许的条件下，可设置电源层和地层，或者通过割电源、割地以获得较大的电源或地面积。

一般每片集成电路的电源都应加一个0. 1μF的去耦电容. 对于TMS320C6201等大型芯片，可相应地增加去耦电容的数量. 电源稳压块所需滤波电容较大，但电容过大时，充放电时间会加长，电源电压上升缓慢. 为了保证DSP对电源稳定时间的限制，电源滤波电容并不是越大越好.

布线规则

当传输信号的信号线长度大于该信号对应的波长时，这条信号线就应该被看作是传输线，传输线上的分布电容和分布电感不可忽略，且容易产生电磁辐射。在PCB 布线时，使导线尽可能的短，导线的拐弯成钝角，而不要成小于90°的角，以减少高频信号对外的辐射。多层板布线时，上下两面的导线应相互垂直或斜交，避免平行走线. 最好的办法是在两层信号线中间夹一层地层加以隔离。在同一层布线时也要避免长距离平行走线，以减少相互间的串扰。对于频率较高的接口线，采用屏蔽线连接。带引线的电阻电容等元件要尽量减小引线长度。导孔根据工艺要求选择合适的孔径，孔径太大不利于布线，太小又容易引入电阻。

TMS320C6201有352个引脚，采用BGA 封装.考虑到布线的难度，建议采用6 层或8 层的电路板。TMS320C6201周围布线密度很高，最好首先对DSP 布线. 布线时，最外圈和第2 圈的引脚可在顶层引出，第3 圈可在第2 层引出，依此类推。DSP分层布线的方法如图1所示。根据DSP焊接工艺要求，板上焊点要比DSP 焊球直径略小(约小0. 1 mm)。

图1 　DSP 分层的布线方法

晶振与EMI 滤波器

晶振是DSP的心脏，TMS320C6201一般都工作在100MHz以上，为保证其稳定工作，晶振及其辅助元件应尽量靠近DSP，时钟信号线也要较宽。为防止振荡信号串入其他电路，晶振下面不要走其他信号线. 此外TMS320C6201时钟锁相环( PLL) 需要一个EMI滤波器与之配套工作，以防止PLL的电源干扰，EMI 滤波电路如图2 所示。

图2 　EMI 滤波电路

图2 中的EMI滤波器推荐采用TDK公司的ACF451832-153-T，它相当于一个带通滤波器，插入损耗—频率特性如图3 所示。晶振的频率刚好落在EMI滤波器阻带范围(11～70 MHz) 内，这样PLL外部的相同频率谐波就不会通过电源串入锁相环，晶振频率也不会串入电源影响外部电路。

图3 　EMI滤波器典型插入损耗—频率特性图

电路灵活性设计

随着DSP系统在电路设计上的复杂程度不断提高，其检验与调试也越来越困难。在设计中应充分考虑电路的灵活性，以方便调试，如配合可编程器件、加入指示灯、手动复位、拨码开关、跳线、信号探测点等。

结束语

要设计一个高质量的PCB ，做到良好的电磁兼容性，并不是一件容易的事。在设计中，除了依据开发人员的经验外，还可借助EDA 软件，如Cadence公司的SPECCTRAQuest 等，对PCB加以优化。