STM32看门狗总结

STM32看门狗总结

调原子哥的开发板一年多，基本上能用，但是对于STM32某些基本外设的工作机理还不甚明了。借此暑假的机会对各个外设的功能做一个简短的总结，在提高自己基础知识的同时，也给其他同学提供一些参考。

先来看门狗部分的内容。

看门狗部分内容当中较难理解的是窗口看门狗，其中窗口值设置以及如何引发复位更是很难搞懂，因此从根本上分析一下窗口看门狗的工作原理，而与其有关的中断则略过。

stm32有两个看门狗，独立看门狗和窗口看门狗，其实两者的功能是类似的，只是喂狗的限制时间不同。独立看门狗有自己独立的40Khz时钟，不存在使能问题；而窗口看门狗使用的是PCLK1时钟，需要先使能时钟。以下是关于看门狗的具体说明：

①、独立看门狗是限制喂狗时间在0-x内，x由你的相关寄存器决定。喂狗的时间不能过晚。

②、窗口看门狗，所以称之为窗口就是因为其喂狗时间是一个有上下限的范围内，你可以通过设定相关寄存器，设定其上限时间和下限时间。喂狗的时间不能过早也不能过晚。

显而易见的是，独立看门狗比较简单，容易理解。

这里，主要对窗口看门狗的详细含义作具体说明。

看门狗的上窗口就是配置寄存器WWDG->CFR里设定的W[6:0]；下窗口是0x40；当窗口看门狗的计数器在上窗口之外，或是低于下窗口值都会产生复位。如上图所讲，当计数器的值递减到0x3f的计数时间内未进行喂狗操作，则会触发复位；其次，如果在计数器值递减到配置寄存器WWDG->CFR里设定的W[6:0]之前进行喂狗操作，也会触发复位。所以，在使用窗口看门狗时，要设定两个值，一个就是窗口看门狗的上窗口值，即配置寄存器WWDG->CFR里设定的W[6:0]，另一个就是递减计数器的计数初值。

再结合上图中的逻辑关系分析一下：

如图中所示标号，①③表示与门，②表示非或门；

1、当T[6:0]>W[6:0]时，比较器输出的值是1，如果此时重装载WWDG_CR，所以③就会输出1，②的输出也肯定是1，又因为使能了窗口看门狗，所以WWDG_CR的第7位WDGA也为1，即与门①的输出是1，此时会触发复位。简单的概括来说，就是当递减计数器的值在递减到上窗口值W[6:0]之前进行喂狗操作（即重装载WWDG_CR）,会触发看门狗复位。

2、当T[6:0]的第6位变为0时，即T[6:0]的值变为0x3f，此时②的输出肯定为1，而WDGA也为1，因此①的输出是1，会触发看门狗复位。简单的概括来说，就是当递减计数器的值在到达0x3f时仍未进行喂狗操作（即重装载WWDG_CR），同样会触发看门狗复位。

上窗口的值可以只有设定，7位二进制数最大只可以设定为127(0x7f)，最小又必须大于其下窗口的0x40，所以其取值范围为64~127(0x40~0x7f)，否则不能保证窗口。

配置寄存器WWDG->CFR寄存器中的[8:7]两个位的设置为计数器设定时钟分频系数，确定这个计数器可以定时的时间范围，从而确定窗口的时间范围。

窗口看门狗的时钟来自于PCLK1，在时钟配置中，其频率为外部时钟经倍频器后的二分频时钟，即为36Mhz，如上图STM32时钟树所示。

窗口看门狗的超时公式如下：

36M时钟下窗口看门狗的最小最大超时表：

表中数据的具体计算如下所示：

①、当T[5:0]全部取0时，7位计数器的值是0x40，此时距离复位值只能计数一次，在此时间之内必须执行喂狗操作，否则触发复位。

从而可知各个WDGTB值下的最小超时时间，如WDGTB=0时，

Twwdg=4096×2^0×1/36 (us)=113 us，依次可计算出其他WDGTB值下的最小超时时间。

②、当T[5:0]全部取1时，7位计数器的值是0x7f，此时距离复位值递减计数0x40次(0x3f+1)，在此时间之内执行喂狗操作可避免复位。

从而可知各个WDGTB值下的最大超时时间，如WDGTB=0时，

Twwdg=4096×2^0×64/36 (us)=7281.7 us，依次可计算出其他WDGTB值下的最大超时时间。

STM32 系列的CPU，有多达8个定时器，其中TIM1和TIM8是能够产生三对PWM互补输出的高级定时器，常用于三相电机的驱动，它们的时钟由APB2的输出产生。其它6个为普通定时器，时钟由APB1的输出产生。

通用定时器的定义：STM32的通用定时器是一个通过可编程预分频器(PSC)驱动的16位自动装载计数器(CNT)构成。

功用：STM32的通用定时器可以被用于测量输入信号的脉冲长度(输入捕获)或者产生输出波形(输出比较和PWM)等。

分频系数：决定定时器的时基，即最小定时时间。

定时器的时钟来源:

从图中可以看出，定时器的时钟不是直接来自APB1或APB2，而是来自于输入为APB1或APB2的一个倍频器。当APB1的预分频系数为1时，这个倍频器不起作用，定时器的时钟频率等于APB1的频率；当APB1的预分频系数为其它数值(即预分频系数为2、4、8或16)时，这个倍频器起作用，定时器的时钟频率等于APB1的频率两倍。

举一个例子说明。假定AHB=36MHz，因为APB1允许的最大频率为36MHz，所以APB1的预分频系数可以取任意数值；

当预分频系数=1时，APB1=36MHz，TIM2~7的时钟频率=36MHz(倍频器不起作用)；

当预分频系数=2时，APB1=18MHz，在倍频器的作用下，TIM2~7的时钟频率=36MHz。

由于APB1不仅给通用定时器提供时钟，还给其他外设提供时钟，因此也体现了APB1 rescaler设计的灵活性。

对自动重装载寄存器赋值，TIM_Period的大小实际上表示的是需要经过TIM_Period次计数后才会发生一次更新或中断。对TIM_Prescaler的设置，直接决定定时器的时钟频率。通俗点说，就是一秒钟能计数多少次。比如算出来的时钟频率是2000，也就是一秒钟会计数2000次，而此时如果TIM_Period设置为4000，即4000次计数后就会中断一次。由于时钟频率是一秒钟计数2000次，因此只要2秒钟，就会中断一次。发生中断时间=(TIM_Prescaler+1)* (TIM_Period+1)/FLK。

同样需要注意的，一进入中断服务程序，第一步要做的，就是清除掉中断标志位。以便下次中断服务函数的顺利执行。

注意：APB1 rescaler后得到的是通用定时器的时钟源，再次基础上进行TIM_Prescaler的设置就得到通用定时器具体的时钟频率啦。所以小伙伴们千万不要把文中定时器中经常提到的76MHz时钟以及由(TIM_Prescaler+1)*/FLK计算得到的时钟频率搞混淆啦。

当然，计数器的计数模式比较简单，这里没有就其进行详细的说明。

STM32的ADC采样（翻看网上内容总结）

难点：如何确定采样周期？如何配置相关寄存器？转换时间里的12.5是怎么来的？

一、基本概念：ADC转换就是输入模拟的信号量，单片机转换成数字量。读取数字量必须等转换完成后，完成一个通道的读取叫做采样周期。采样周期一般来说＝转换时间＋读取时间。而转换时间＝采样时间＋12.5个时钟周期。采样时间是你通过寄存器告诉stm32采样模拟量的时间，设置越长越精确。

STM32的ADC模块各个通道对应的IO

(注意：STM32F103系列最少都拥有2个ADC，STM32F103ZET6包含有3个ADC，STM32F103ZET6内部集成了12位的逐次逼近型模拟数字转换器，它有多大18个通道，可测量16个外部和2个内部信号源。)

二、规则组和注入组

STM32的ADC通道分为规则组和注入组。因为ADC转换模块只有一个ADC功能核心，它能够支持这么多通道的数据转换，用的是分时复用的方法。分组的目的是为了赋予特定的ADC通道优先权。

比如，ADCx_IN2被分配到规则组，ADCx_IN3被分配到注入组，在IN2通道进行数据转换的过程中，外部信号触发了IN3通道的转换，则ADC功能核心将暂停IN2的转换，转去执行IN3的转换，完成转换后在回来执行IN2的转换。由此可知，注入组的通道具有优先转换权，可以打断规则组通道正在进行的转换。

三、STM32 ADC 采样 频率的确定

①、可编程的通道采样时间

ADC 使用若干个ADC_CLK 周期对输入电压采样，采样周期数目可以通过

ADC_SMPR1 和ADC_SMPR2 寄存器中的SMP[2:0]位而更改。每个通道可以以

不同的时间采样。

总转换时间如下 计算：

TCONV = 采样时间+ 12.5 个周期

例如：

当ADCCLK=14MHz 和1.5 周期的采样时间

TCONV = 1.5 + 12.5 = 14 周期 = 1μs

转换时间里的12.5是怎么来的？

原子哥告诉我，ST固定死了的，咱们不用关心。

②、具体分析如下：

（1）我们的输入信号是50Hz （周期为20ms），初步定为1周期200个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个采样点间隔为 20ms /200 = 100 us

ADC可编程的通道采样时间我们选最小的 1.5 周期，则 ADC采样周期一周期大小为

100us /1.5=66us 。 ADC 时钟频率为 1/66us =15 KHz。

  ADC可编程的通道采样时间我们选71.5 周期，则 ADC采样周期一周期大小为

（100us /71.5） 。 ADC 时钟频率为 7.15MHz。

（2）接下来我们要确定系统时钟：我们 用的是 8M Hz 的外部晶振做时钟源（HSE），估计得 经过 LL倍频 LL 倍频系数分别为2的整数倍，最大72 MHz。为了 提高数据计算效率，我们把系统时钟定为72MHz，(PLL 9倍 频)。则PCLK2=72MHz,PCLK1=36MHz；

我们通过设置时钟配置寄存器(RCC_CFGR) 中 有 为ADC 时钟提供一个专用的可编程预分器，将PCLK2 8 分频后作为ADC 的时钟，则可 知ADC 时钟频率为 9MHz

        从手册可知： ADC 转换时间：

STM32F103xx 增强型产品：ADC 时钟为56MHz 时为1μs(ADC 时钟为72MHz 为1.17μs)

 （3）由以上分析可知：不太对应，我们重新对以上内容调整，提出如下两套方案：

方案一：我们的输入信号是50Hz （周期为20ms），初步定为1周期2500个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个采样点间隔为 20ms /2500 = 8 us

ADC可编程的通道采样时间我们选71.5 周期，则 ADC采样周期一周期大小为

8us /71.5 。 ADC 时钟频率约为 9 MHz。

将PCLK2 8 分频后作为ADC 的时钟，则可知ADC 时钟频率为 9MHz

方案二：我们的输入信号是50Hz （周期为20ms），初步定为1周期1000个采样点，（注：一周期最少采20个点，即采样率最少为1k） ，每2个采样点间隔为 20ms /1000= 20 us

ADC可编程的通道采样时间我们选239.5周期，则 ADC采样周期一周期大小为

20us /239.5 。 ADC 时钟频率约为 12 MHz。

STM32 DAC实验

基本原理：12位的DAC模块将测量用的基准电压（3.3V）分为4095份（3.3/4095），通过设定寄存器DAC_DHR12Rx（设定不同的对齐方式对应的寄存器有所不同）的值，可以得到输出电压的大小，其值为寄存器内值的大小乘以每一份的值（3.3/4095），结果就是希望输出的电压值大小。然后我们通过ADC采样，就可以把输出电压的值检测出来，并显示在LCD上。注意，这里参考电压的设置，VREF+接到3.3V，VREF-接到0V。

另外，DAC输出是受DORx寄存器直接控制的，但是不能直接往DORx寄存器写入数据，而是通过DHRx间接的传给DORx寄存器，实现对DAC输出的控制。