中断概念
什么是中断
CPU在处理某一事件A时,发生了另一事件B请求CPU迅速去处理(中断发生);
CPU暂时中断当前的工作,转去处理事件B(中断响应和中断服务);
待CPU将事件B处理完毕后,再回到原来事件A被中断的地方继续处理事件A(中断返回),这一过程称为中断 。
中断优点
分时操作。CPU可以分时为多个I/O设备服务,提高了计算机的利用率;
实时响应。CPU能够及时处理应用系统的随机事件,系统的实时性大大增强;
可靠性高。CPU具有处理设备故障及掉电等突发性事件能力,从而使系统可靠性提高。
51单片机中断分类
89C51/52的中断系统有5个中断源 ,2个优先级,可实现二级中断嵌套 。
1、外部中断0:(P3.2)可由IT0(TCON.0)选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时,中断标志IE0(TCON.1)置1,向CPU申请中断。
2、外部中断2:(P3.3)可由IT1(TCON.2)选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时,中断标志IE1(TCON.3)置1,向CPU申请中断。
3、定时计数器中断1:TF0(TCON.5),片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时,置位TF0,并向CPU申请中断。
4、定时计数器中断3:TF1(TCON.7),片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时,置位TF1,并向CPU申请中断。
5、串行口中断4:RI(SCON.0)或TI(SCON.1),串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI,向CPU申请中断。
中断控制位
CPU对中断系统所有中断以及某个中断源的开放和屏蔽是由中断允许寄存器IE控制的。
EX0(IE.0),外部中断0允许位;
ET0(IE.1),定时/计数器T0中断允许位;
EX1(IE.2),外部中断0允许位;
ET1(IE.3),定时/计数器T1中断允许位;
ES(IE.4),串行口中断允许位;
EA (IE.7), CPU中断允许(总允许)位。
中断请求标志
TCON的中断标志
IT0(TCON.0),外部中断0触发方式控制位。
当IT0=0时,为电平触发方式。
当IT0=1时,为边沿触发方式(下降沿有效)。
IE0(TCON.1),外部中断0中断请求标志位。
IT1(TCON.2),外部中断1触发方式控制位。
IE1(TCON.3),外部中断1中断请求标志位。
TF0(TCON.5),定时/计数器T0溢出中断请求标志位。
TF1(TCON.7),定时/计数器T1溢出中断请求标志位。
中断优先级
同一优先级中的中断申请不止一个时,则有中断优先权排队问题。同一优先级的中断优先权排队,由中断系统硬件确定的自然优先级形成,其排列如所示:
51单片机的中断优先级有三条原则
CPU同时接收到几个中断时,首先响应优先级别最高的中断请求。
正在进行的中断过程不能被新的同级或低优先级的中断请求所中断。
正在进行的低优先级中断服务,能被高优先级中断请求所中断。
为了实现上述后两条原则,中断系统内部设有两个用户不能寻址的优先级状态触发器。其中一个置1,表示正在响应高优先级的中断,它将阻断后来所有的中断请求;另一个置0,表示正在响应低优先级中断,它将阻断后来所有的低优先级中断请求。
中断处理过程
中断响应条件:
1.中断源有中断请求;
2. 此中断源的中断允许位为1;
3. CPU开中断(即EA=1)。
以上三条同时满足时,CPU才有可能响应中断(满足三个条件也不一定响应中断)
上一篇:51单片机学习——8.1外部中断0和1
下一篇:51单片机学习——7--8*8LED点阵显示
推荐阅读最新更新时间:2024-11-03 22:08
设计资源 培训 开发板 精华推荐
- 用于无线语音音频的射频收发器
- 使用 LTC2367IDE-18、18 位、500ksps、伪差分单极 SAR ADC 的典型应用
- AD8625ARZ-REEL精密放大器的典型应用电路,用于显示直流误差的光电二极管模型
- 根据 EN50121-3-2(双输出)使用具有 EMC 滤波的 RP40-11024SFR DC/DC 转换器的典型应用
- 能够通过MC33775A进行CAN FD通信的HVBMS集中式单体监测单元(CMU)
- 电池储能点焊机 Arduino
- DC2390A-A,基于 LTC2500-32 32 位过采样 ADC 多应用的演示板
- LT1307BCS8 低成本 2 节至 5V PWM 转换器的典型应用电路
- 用于仪表的 12 位、100KSPS ADC
- DC2230A-A,基于 LTM4636 40A DC/DC 降压稳压器的演示板