芯邦采用Cadence Incisive Xtreme II

最新更新时间:2011-11-03来源: 互联网关键字:Cadence  Incisive  Xtreme 手机看文章 扫描二维码
随时随地手机看文章

芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效

 全球电子设计创新领先企业Cadence设计系统公司今天宣布,位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程,并为下一代数字消费和网络芯片提供了一个验证流程。

  芯邦是一家领先的芯片供应商,其芯片的目标应用领域有数字音视频处理、移动存储、网络通信和消费电子等。 Cadence Incisive Xtreme III 系统以及Incisive Enterprise Simulator的部署,使芯邦的工程师能加速其寄存器传输级(register-transfer level, RTL)全芯片SoC验证,加速倍数可达500倍。

  “采用了Cadence Xtreme III之后,我们看到效果显著提升——它能加速验证时间500倍以上,”芯邦总裁张华龙表示, “我们对其易用性和调试能力同样感到吃惊,它能帮我们大幅缩短芯片的验证周期,从而适应这个要求严苛的消费电子市场。 我们期待在将来的65纳米实现及设计服务等项目上同Cadence继续合作。”

  Cadence Incisive Xtreme系列高性能、高容量加速器/仿真器可在行为级、RTL级和门级上加速设计的功能性验证。 Xtreme系列针对多用户、多地点、多用途系统而设计,可以与Incisive仿真环境结合,来进行高级验证规划,并推进基于覆盖率的、以指标为导向的验证闭合。 它还具有先进的调试功能并能使模拟、加速及仿真间即时“热插拔”的采用变得更容易。

  “芯邦采用Xtreme III的经验是个极好的例子,足以证明,Cadence基于硬件的解决方案能在当今高度竞争的消费电子市场帮企业大幅缩短开发周期,”Cadence中国及香港地区总经理刘国军表示, “我们很荣幸地看到,芯邦这样的客户在使用我们领先业界的技术方案之后获得了竞争的优势。”

关键字:Cadence  Incisive  Xtreme 编辑:神话 引用地址:芯邦采用Cadence Incisive Xtreme II

上一篇:由PSPICE过渡至NIMultisim
下一篇:使用NI ELVIS、NI LabVIEW和NI Multi

推荐阅读最新更新时间:2023-10-12 20:31

Cadence推Tensilica Vision Q7 DSP 为汽车提供双倍的视觉和AI性能
(图片来源:Cadence官网) 据外媒报道,Cadence Design Systems推出新的Tensilica Vision DSP,用于高要求的边缘视觉和AI处理应用,可每秒执行高达1.82万亿次操作(TOPS)。 Cadence Tensilica Vision Q7 DSP是该公司Tensilica Vision DSP系列的一个扩展,据称可以将汽车、AR/VR、移动和监测市场的视觉和AI能提高一倍。该公司表示,第六代Vision Q7 DSP在相同的领域提供了高达2倍的AI和浮点性能,满足了嵌入式视觉和AI应用日益增长的计算需求。Vision Q7 DSP IP是专为同步定位和映射(SLAM)而优化的
[汽车电子]
<font color='red'>Cadence</font>推Tensilica Vision Q7 DSP 为汽车提供双倍的视觉和AI性能
Cadence采用全新可支持电学感知设计的Virtuoso
Cadence 可支持电学感知设计(EAD)的版图套件,(EAD)在版图绘制过程中可实现实时寄生参数提取,从而为工程师们节省从数天到数周不等的设计时间。 新产品和方法学减少了进行多次设计反复和“过度设计”的需要,从而提高了性能,减小了面积。 【中国,2013年7月15日】—— 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 今天宣布推出用于实现电学感知设计的Virtuoso?版图套件,它是一种开创性的定制设计方法,能提高设计团队的设计生产力和定制IC的电路性能。这是一种独特的在设计中实现电学验证功能,让设计团队在创建版图时即可监控电学问题,而不用等到版图完成才能验证其是否满足最初设计意图。
[半导体设计/制造]
Cadence视频教程(第13讲)
[半导体设计/制造]
Cadence宣布推出Interconnect Workbench
用于进行基于ARM片上系统的性能分析与验证 亮点: • Cadence Interconnect Workbench优化整合了ARM® CoreLink™ 、CCI-400™、NIC-400™、NIC-301™及ADB-400™系统知识产权(IP)的片上系统的性能。 • 使设计团队能快速生成性能分析测试台,这些测试台之前用手工需要数周时间才能建立。 【中国,2013年11月6日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布推出Cadence® Interconnect Workbench。Interconnect Workbench是一种软件解决方案,在整个片上系统设计过程对互连进
[半导体设计/制造]
Cadence针对Palladium Z1仿真平台发布VirtualBridge适配器,软件初启时间最高可缩短三个月
楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式发布全新VirtualBridge™适配器。较传统RTL仿真,基于虚拟仿真技术的VirtualBridge™适配器可以加速硅前验证阶段的软件初启。下面就随手机便携小编一起来了解一下相关内容吧。 同时,VirtualBridge适配器与传统在线(In-Circuit)仿真应用模式互为补充,通过Cadence® Palladium® Z1企业级仿真平台,可以让软件设计师提前3个月开始进行硅前软件验证工作。 VirtualBridge适配器是Palladium Z1平台提供的增值软件,通过扩展客户应用模式来实现硬件的最大获益。工程师可以与外围设备进行虚拟交互,在没有物
[手机便携]
Cadence物理验证系统通过GLOBALFOUNDRIES65纳米至14纳米FinFET制程认证
【中国,2014年3月13日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布Cadence® Physical Verification System (PVS)通过了GLOBALFOUNDRIES的认证,可用于65纳米至14纳米FinFET制程技术的定制/模拟、数字和混合信号设计物理签收。该认证明确了Cadence PVS物理验证规则文件,可以用于Cadence Virtuoso® Integrated Physical Verification System、Cadence Encounter® Digital Implementation System及全芯片签收。经过认证的Cad
[半导体设计/制造]
CadenceAllegroSPB培训录像2
[半导体设计/制造]
Fister离开是Cadence大规模裁员序幕?
  周三(10月15日),Cadence总裁兼CEO Michael Fister和其他四位高管宣布辞职,此时Candence正面临诸多挑战。一时间传言四起,称该公司将进行大规模裁员。    Gary Smith EDA公司创始人兼首席分析师Gary Smith说:“Cadence正在面临许多问题,我想Cadence错过了振兴的最佳时机,现在需要的是重新规划。”   Fister在任期内充满了野心,当然有些事过了头。他曾经进行过两次大胆的投标,但最终都以失败告终:一次是2007年将Cadence卖给私募基金公司;另一次是2008年早些时候准备收购排名第三的EDA公司Mentor Graphics。   其他EDA厂商似
[焦点新闻]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved