声强测试系统中DSP和ADC的接口电路

最新更新时间:2012-02-08来源: 互联网关键字:声强测试  DSP  ADC  接口电路 手机看文章 扫描二维码
随时随地手机看文章

   要:本文简述了TMS320C5409MAX125之间的硬件接口设计和软件编程方法及其在声强测试系统中的应用。

 

引言

随着“绿色设计”的兴起和人们对环境保护的意识增强,噪声控制已成为现代工业发展的一项重大任务。而低噪产品设计很大程度上依赖于声强测量。通过测量分析,可以了解产生振动和噪声的原因,从而找到降低噪声的有效途径。过去的声强测试系统中,一般基于单片机技术,数据处理能力差、可扩展空间小,只能实现时域分析。近年来,随着信息处理技术的飞速发展,DSP在电子信息、仪器仪表等高科技领域得到了广泛的运用。它具备特有的哈佛结构、多级流水线、硬件乘法器等特征,所以运算速度很快。如果将它运用于声强 测试系统中可实现实时频谱分析,提高测试的精度。而MAX125是内部集成采样保持电路和多路选通电路的ADC芯片,最多能实现4个通道的模拟信号同步采样,非常适合多通道声强数据采集系统。

 

声强测试系统中的ADC模块

声强测试中,噪声信号的频率为20Hz~20KHz,且要求系统进行高精度多通道并行采样。根据这方面的要求选择MAXIM公司的MAX125。它是高速2x4通道同步采样14位逐次比较型A/D转换器芯片,内部集成采样保持电路。在4通道工作模式下,ADC芯片最高可以支持76KHz的高速采样。所以即使在4通道同时采样的情况下,它也可以满足声强数据采集的要求。同时,模拟电路十分简单,抗干扰能力强、精度也高。

如表1所示,MAX1258种通道转换方式,并通过A0~A3引脚编程实现。上电时,芯片自动选择CH1A作为转换通道。用户可编程选择CH1A-CH4ACH1B-CH4B这两组中的任何4个通道。

 

声强测试系统中的DSP

声强测试系统要进行实时信号分析,要求有较高运算速度,同时信号处理也需要较大缓存空间。在各种算法中,FFT变换是基础,也最占时间,所以我们可用FFT验证DSP速度是否符合要求。在FFT变换中,N点复数做FFT变换约需要2N×Log2N次实数乘法运算和3N×Log2N实时加法运算。如果选择TI公司的TMS320VC5409,它的乘法和加法都是单周期指令,取N=1024,不计内存访问和其它时间,则一次FFT所需时间为:10×5120×10ns0.512ms。按4通道76KSPS的采样频率计算,1024点的采样时间约为3.333ms,可见该DSP速度足以满足要求。所以本系统选用TI公司的16位定点DSPTMS320VC5409 (TI公司产品)。重要的是它片内具有32×16bit内部RAM,这对提高声强测试系统的整体性能有很大的帮助。

1  声强测试系统结构框图

2  MAX125C54的接口电路

 

 

声强测试系统中MAX125TMS320VC5409的接口

1为声强测试系统的结构简图,图中多路声强信号在MAX125中实现A/D转换后,采样结果通过中断方式输入DSP中进行运算处理(FFT变换、相关分析、功率谱分析等),处理结果由USB接口送至主控计算机存储和显示。CPLD实现模块接口控制逻辑,包括地址跟随、数据锁存等功能,8254则为MAX125等提供时钟信号,便于上位机对时钟信号的控制。

MAX125TMS320C54的接口电路示图2,在系统中,多路声强模拟信号分别接MAX125CH1A-CH4ACH1B-CH4B通道上,MAX125实现A/D转换后通过接口读入TMS320C54进行信号处理。MAX125TMS320C54之间的接口设计主要要考虑两个问题:3V5V混合逻辑的设计:C54的外围工作电压为3.3V,而它的外围器件包括MAX125一般工作在5V,必须为DSP和外围芯片设计一个安全可靠的接口;速度匹配问题:MAX125的时序要求两次读操作之间的延迟时间不小于40nS, TMS320C54的指令执行周期为10nS.所以,DSP读写A/D时必须解决速度匹配问题。 

如图2所示,C54的数据总线挂有一个SN74LVT1645A,它是TI公司的3.3V5V双向收发器, SN74LVT1645A可以看作两个8位收发器或一个16位收发器。收发的方向由两个方向控制引脚(DIR)控制。这样在数据总线上既可为DSP提供驱动5V数字电路的能力,也可为DSP提供5V信号读入的保护。所以使用SN74LVT1645A可以为DSP扩展多个外设提供可靠的接口,解决了3.3V5V混合逻辑设计问题。TMS320VC54X与慢速器件接口可采用硬件或软件的方法插入等待状态。软件的方法插入等待状态的 方法是通过TMS320C54X内部一个软件等待状态寄存器实现的,它最多插入7可等待状态,非常方便。通过分析在与MAX125接口中最多插入三个等待状态即可,所以在接口中我们采用了软件插入等待周期的方法。时钟信号CLK和启动转换信号由可编程计数器/定时器8254MAX125提供,8254则由上位机通过USB接口控制,从而上位机可以通过USB接口控制MAX125的采样频率。高速译码器SN74AHCT138用于产生MAX125所需的读写信号、和片选信号,简化了电路结构。TMS320VC54MAX125之间采了中断控制的工作方式,在MAX125每完成一次A/D转换以后,它通过中断通知TMS320VC54读取数据,在MAX125进行A/D转换时,它不受MAX125的影响,这样提高了TMS320VC54的工作效率。

MAX125TMS320VC54接口程序

下面给出了MAX1254通道采样的接口程序,程序中采用中断方式读取数据。将MAX125的端口作为TMS320VC54扩展的外部存储单元。

MAX125端口占用的地址空间为:

工作方式编程地址ADIN=8000;

获取转换结果的地址ADOUT800C

ADIN    .set  8000h

ADOUT   .set  800Ch

DSPIN   .set  0800h   0800hDSP内部

       数据缓存区间的首地址

中断矢量程序

int2: B INT

NOP

NOP

.space 13*4*16  

接口初始化程序

_c_int00:

LD    #0,DP            ;设置页指针

STM   #3000h,SP   ;设置堆栈指针

SSBX  INTM         ;关闭所有中断

STM   #0F4BFh,SWWSR ;设置等待

       发生器

ST    #3h,ADIN      ;设置B组四通道

      采样

STM   #0F6FFh,SWWSR ;设置等待

       发生器

STM   #0FFFFh,IFR    ;清除中断标志

       寄存器

STM   #0004h,IMR    ;开放中断2

RSBX  INTM             ;开放所有中断

中断子程序

INT   PSHM  AR3

PSHM  AR2

PSHM  AR0           ;保护现场

STM   #1,ARO          

STM   #2048,BK

STM   #ADOUT,AR2

STM   #DSPIN,AR3

RPT   #3

MVDD  *AR2,*AR3+0% ;

       四次读操作

POPM  AR0

POPM  AR2

POPM  AR3           ;恢复现场

RETE

.end

程序设计中要注意下面的问题:

MAX125的时序要求两次读操作之间的延迟时间不小于40nS,TMS320VC5409的指令执行周期为10nS。所以,TMS320VC5409读写A/D时必须插入等待周期.在进行存储器写操作时,TMS320VC5409需两个机器周期;在进行存储器读操作时,TMS320VC5409只需一个机器周期。由此可以得出,在MAX125TMS320VC5409的接口中,对MAX125的写操作至少需要插入两个机器周期;读操作时至少需要插入三个周期。

 

结语

本接口电路简单、成本低廉,充分利用了MAX125的多同道A/D转换功能和TMS320VC5409较强的数据处理能力,满足了多同道声强测量的要求。目前,该电路已运用于安徽省十五重点项目“智能声强测试系统”中,效果良好。

关键字:声强测试  DSP  ADC  接口电路 编辑:神话 引用地址:声强测试系统中DSP和ADC的接口电路

上一篇:CMOS与CCD的发展趋势大解剖
下一篇:LCD开关—控制系统设计者的新选择

推荐阅读最新更新时间:2023-10-12 20:34

基于DSP和FPGA的嵌入式同步控制器实现
摘 要:针对印染设备多单元同步控制中动态性和稳定性的问题,提出一种基于DSP和FPGA的嵌入式同步控制器设计方案。DSP作为运算控制的核心,负责控制算法的实现;FPGA作为数据采集模块的核心,负责数据采集的实现。该系统具有结构灵活,通用性强的特点,且大大减少了系统的外围接口器件,降低了成本。采用Bang-Bang控制和数字PID控制相结合的双模控制算法,满足了系统响应快速性和稳定性的要求,提高了可靠性,具有很高的实用价值。 关键词:嵌入式;同步控制;DSP;FPGA 在印染机械设备生产加工过程中,各个传动单元分别由独立的电机驱动。为了保证整机各单元同步协调工作,提高产品质量,需要设计相应的同步控制器。多单元
[嵌入式]
基于<font color='red'>DSP</font>和FPGA的嵌入式同步控制器实现
用FPGA替代DSP实现即时图像和视频处理
  随着数字融合的进一步发展,系统的设计和实现需要更大的灵活性,以解决将完全不同的标准和要求整合为同类产品时引发的诸多问题。本文介绍FPGA在视频处理中的应用,与ASSP和芯片组解决方案相比,FPGA可根据目前设计工程师的实际需求提供不同层次的灵活性,并保持明显优于传统DSP的性能。   实时视频处理对系统性能的要求极高,因此几乎所有只具最简单功能的通用DSP都不具备这项功能。可程序逻辑组件允许设计人员利用平行处理技术实现视频信号处理算法,并且只需单个组件就能实现期望的性能。基于DSP的解决方案通常需要在单板上嵌入许多DSP,以得到必需的处理能力,这无疑将增加程序资源开销和数据内存资源开销。   藉由在实时环境下进行视
[嵌入式]
用FPGA替代<font color='red'>DSP</font>实现即时图像和视频处理
基于ISA 总线的工业控制系统接口电路设计方案
  0 引言   脉冲中子氧活化测井水流仪地面系统的主要功能:   接收井下仪器上传的信号,解析数据并上传至上位机;同时,接收上位机下发指令,并发送给井下仪器。本文是对传统氧活化测井仪地面系统的改进,该系统提供ISA 总线接口规范,可实现与系统的快速配接,若用户需要完成不同系列仪器配接时,只需要在前面板盘模组处更换相应的板卡和相应的软件界面。即可实现不同仪器的配接。   1 脉冲氧活化测井原理   脉冲氧活化测井是一种测量水流速度的方法。由双脉冲热中子衰减时间测井技术发展起来的动态测量技术,其核心是用高能脉冲中子激活氧原子并引发多种核反应,其一为氧活化反应。激发态下的氧原子释放出高能伽马射线,通过探测伽马射线时间谱
[嵌入式]
提高ADC应用最佳性能的设计建议
目前,模数转换器(ADC)已经应用于大量设备。很早以前,转换器是需要专门知识才能设计和制造的器件,因此采用转换器的解决方案成本很高。12位/500kHz的ADC在1975年卖到270美元。随着时间的推移,采用与数字集成电路相同工艺技术的现代转换器的价格急剧下降。今天同样的12位/500kHz转换器价格还不到1美元。ADC经常用于通信、仪器和测量以及计算机系统中,可方便数字信号处理和/或信息的存储。很多时候ADC功能与数字电路集成在同一芯片上,但有的设备要求必须使用独立的ADC。蜂窝电话是数字芯片中集成ADC功能的一个例子,而具有更高要求的蜂窝基站需要依赖单独的ADC来提供最佳性能。 ADC有以下一些特点:1. 模拟输入,可
[模拟电子]
DSP28035_波特率的设置
SciaRegs.SCIHBAUD =0x0000; SciaRegs.SCILBAUD =0xc2; //设置为9600 //BRR = 15000000/8/9600 -1 = 194.3125 为什么是15M? 下面这个文件中有系统时钟设置,60M #include DSP2803x_Examples.h // DSP2803x Examples Include File 15M的设置在下面这个文件
[单片机]
<font color='red'>DSP</font>28035_波特率的设置
基于VK3366 的DSP 异步串行通信的设计
随着数字信号处理技术和集成电路技术的不断发展,数字信号处理器的可靠性也越来越高,应用亦越来越广。在DSP应用系统中通常需要由DSP接受上位机的控制信号或进行下位机通信,最常见的方式是采用异步串行接口RS 232或RS4 22来实现。本文的信号采集模块采用TMS320C6713B 芯片为例,但没有集成UART接口,因此进行扩展异步串口通讯芯片或者配置McBSP以实现与其他串行设备高速异步通信。本文选择异步串口扩展芯片 VK3366 进行扩展。 1 数据采集硬件系统设计 数据采集电路系统主要包括:数据信号处理TMS320C6713B 子系统、AIC32 音频采集电路子系统和异步串口扩展芯片 VK3366 系统等,其逻辑框图如图1所示。
[嵌入式]
基于VK3366 的<font color='red'>DSP</font> 异步串行通信的设计
ADC0809模数转换器的C51功能函数
/*****************ADC0809功能函数****************/ //启动A/D转换函数:StartADC() void StartADC(uchar Address) { PinC = (bit) (Address & 0x04); //C最高位 PinB = (bit) (Address & 0x02); PinA = (bit) (Address & 0x01); //以上3句输出地址CBA PinSTART = 0; //启动AD0809进行A/D转换 } //等待A/D转换结束函数:
[单片机]
Mvsilicon山景AP8064/AP8048B DSP芯片适用USB声降噪麦肯风
AP8064/AP8048B 作为一个高度集成的用于音频应用处理的SOC,AP8064/AP8048B集成了ARMCortex-M3、OTG、SD/MMC卡控制器、SARADC、音频DAC、音频ADC、段式LCD显示驱动程序、RTC和IR解码器。AP8064支持蓝牙堆栈、各种音频解码器、编码器和效果。通常,AP8064提供了低功耗、灵活和更强大的无线音频播放器解决方案。 -LQFP 48、64封装 -ARM Cortex- M3内核,运行频率96MHz -Free RTOS 操作系统 (Keil编译器工具) -支持串行两线(SWD)调试接口,在线调试&仿真 -128K字节SRAM -Flash程序可通过USB & SD d
[嵌入式]
Mvsilicon山景AP8064/AP8048B <font color='red'>DSP</font>芯片适用USB声降噪麦肯风
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved