全差分斩波运放电路和T/H解调技术

最新更新时间:2012-02-11来源: 互联网关键字:全差分  斩波  运放电路  解调 手机看文章 扫描二维码
随时随地手机看文章

1 引言

  本文在0.35微米N阱工艺的基础上,设计了单电源供电的全差分斩波运放电路,同时,为了减小残余电压的失调, 采用了T/H(跟踪-保持)解调技术,该电路在斩波频率150KHz工作时,输入等效噪声达到31.12nV/Hz。

  在D类音频放大器的运放电路设计中,信号的低谐波失真(Total Harmonic distortion)和噪声对运放的设计形成挑战。对于20~20KHz范围的音频信号而言,运放的失真主要是由电压失调和低频1/f噪声引起的。而CMOS工艺相对较高的1/f噪声和电压失调,使得这一问题尤为严重。当要求电路的失调电压低于1mV且输入等效噪声低于100nV/Hz时。普通的CMOS运放很难满足需求。而常见的静态失调消零技术,如trimming修调,虽然能很好地消除电压失调的影响,但是却不能降低1/f噪声。解决这个问题的最好方法就是采用动态消零技术(dynamic offset—cancellation techniques),如自动稳零和斩波技术。自动稳零技术(Auto zero tiechnique)是通过对低频噪声和失调进行采样,然后在运算放大器的输入或输出端将它们从信号的瞬间值中减去,实现对失调和噪声的降低。由于自动稳零技术使用的是电容采样的原理,因此在电路工作中极易将宽带热噪声折叠到基带频率内,并且运放的带宽越宽,采样电容上的噪声也越多,通常高达70nV/Hz。斩波技术(Chopper Technique)是采用调制和解调原理,将低频噪声和失调搬移到高频部分,使用低通滤波滤除,由于没有热噪声的混叠,因此运放的噪声电压比自动稳零技术的更低。但是斩波开关电荷注入和电荷馈通效应的影响,仍然可以产生100uV左右的残余电压失调(residual offset)。而且斩波开关的使用,器件的热噪声电平将会有所增加。

  2 斩波运放的工作原理

  斩波运放的原理如图1所示,其中Vin是输入音频信号,被频率为fch,幅度为1的斩波开关调制,根据奈奎斯特采样原理,为了避免信输入信号的混叠,fch必须远大于2倍的信号带宽。

  

斩波运放的原理

 

  图1 斩波运放的原理

  经过调制后,信号的被搬移到斩波方波的奇次谐波频率上。此信号被增益为Av的运算放大器放大,同时运放的输入噪声和输入失调电压也被运放放大,运放的输出经过幅度为1,频率为fch的斩波开关调制后,输出信号为:

  

公式

 

  从式(1)可以看出,经过第2次斩波后,输入音频信号被解调到低频段,而运放的电压失调和低频噪声只经过一次调制后被搬移到斩波方波的高频奇次谐波上,通过低通滤波后,输出信号中的高频分量被滤除,低频分量还原为音频信号,从而实现了对音频信号的精确放大。

  对输出信号进行傅立叶分析,得到运放的最终输入噪声谱密度(PSD)为:

  

公式

 

  其中系数K与工艺的噪声参数有关。

  3 运放电路的设计

  本文设计的斩渡放大器为CMOS全差分电路结构。由斩波开关、主运放电路、输出级和共模反馈电路四部分组成。电路的工作电压范围2.5V~5.5V。斩波运算放大器的电路结构如图2所示。

  

斩波运放的电路结构

 

  图2 斩波运放的电路结构

  输入斩波开关完成对音频信号的调制作用,斩波开关在时钟上沿和下沿都会引入残余电压失调,图3为零输入时残余失调电压的波形。

  

(a)残余失调电压(b)斩波信号

 

  图3(a)残余失调电压(b)斩波信号

  

T/H解调及控制时序

 

  图4T/H解调及控制时序

  通过对CMOS开关特性分析可以得出等效输入残余失调电压为Vos,rmts=2Vspiketfch,其中t是MOS开关的时间常数,从此式可以看出消除残余电压失调有三种方法:

  1.降低斩波频率:

  2.减小输入电阻;

  3.减小斩波开关的电荷注入效应。

  由于MOS管1/f噪声的拐角频率一般都在几十KHz以上,减小斩波频率不能很好地对1/f噪声进行调制,而输入电阻只与信号源内阻有关,在设计中很难将输入电阻降低,因此只能考虑减小开关的电荷注入效应。为此输入斩波开关采用互补时钟结构,在尺寸上使用最小线宽,一方面能够减小传输的导通电阻,提供较大的电压摆幅;另一方面减小了电荷注入和馈通的影响,降低了残余电压失调。考虑到PMOS管比NMOS管的1/f噪声特性好,所以输入管MP1和MP2采用大面积的PMOS管,既能减小因器件的失配引起的电压失调,又可以降低晶体管1/f噪声的拐角频率,改善运放的噪声特性。

  为了更小地降低残余电压失调,fold—cascode运放的输出采用T/H解调技术,电路结构和时序如图4。该电路的工作原理:在跟踪信号时K1~K4闭合,K5~K8断开,输出信号保持在电容C1和C2上,当电路输出时,K1~K4断开,K5~K8闭合,C1和C2的电压值加载到负载电容C3上求和。由于C2上的电压叠加到负载电容时经过了反向,因此放大器的残余电压失调能够有效地抵消。由于解调器采用高阻结点斩波。因此可以使用较小面积的NMOS管开关,减小对输出极点的影响。

  主运放采用全差分折叠式cascode结构,在Class-D的结构中,由于输出功率MOSFET大电流的频繁开启,产生的电磁干扰(EMI)会在电源上形成很强的纹波,在实际应用中发现当芯片工作在5V的电源电压下,EMI引起的电源波动能达到±2V,全差分结构既可以提高运放的电源抑制比和共模抑制比,减弱电源噪声和共模噪声的影响,而且避免了镜像极点,因而对于更大的带宽仍能表现出稳定的特性。

  为了提供更高的增益和电压输出摆幅,在fold-cascode后加入共源运放输出级。采用二级运放后.对运放的频率稳定性进行分析。暂时不考虑斩波开关的影响,可以推断该电路至少有三个LHP极点,它们分别是miller补偿电容引入的主极点Wp1,输出滤波电容产生的输出极点Wpout。为第一非主极点,以及folded-cascode(MN1的漏端、MN3的源端)引入的非极点Wp3,三者之间的关系为Wp1

  共模反馈电路由MN7~MN10、MP10-MP12构成,输入一端接VDD/2的基准电压,另一端接主运放的共模输出,共模检测电路由电阻和电容构成.经过误差放大后调控主运放的偏置电流。

4 仿真结果及版图设计

  在SMIC O.35微米N阱工艺下.利用cadence spectre工具对本文所设计的电路进行了仿真分析。其中,各器件的工艺参数为典型情况,电源电压5V,输入信号为幅度10uV,频率为1KHz的标准正弦波,斩波频率fch=150K,仿真波形如图5和图6所示。

  

运放的幅频

 

  图5 运放的幅频~相频特性曲线

  

斩波输出波形

 

  图6 斩波输出波形

  从图5可以看出,在典型情况下,该运放的主极点在10HZ以内,相位裕度75度左右.能充分保证运放在各个comer条件下的稳定性。从输fn波形来看,斩波引起的残余电压尖峰也有了明显的改善。表1为运放的开环仿真结果。

  表1运放开环仿真结果

  

运放开环仿真结果

 

  该电路的版图采用SMIC 0.35um工艺规则设计并对版图进行优化,衬底接地采用全封闭的double gardring,有效降低了衬底的耦合噪声,差分对采用哑栅共质心匹配降低输入电压失调。另外,为了减小外围电路对运放的干扰,将后后级的滤波电容分散在运放电路的周围,优化后的版图面积为0.24mmx0.34mm,概貌如图7。

  

 版图布局

 

  图7 版图布局

  5 结论

  D类音频功放的1/f噪声和电压失调对信号的失真和噪声性能产生直接的影响,特别是在输入信号为零时的背景噪声最为明显,通过采用全差分斩波运放电路和T/H解调技术,有效地降低了系统的低频噪声和电压火调。流片后的对芯片的测试表明,该电路使Class-D的噪声性能有了很大的改善。

  本文作者创新点:采用全差分斩波运放电路和T/H解调技术,有效地降低了D类音频系统的低频噪声和电压失调。

关键字:全差分  斩波  运放电路  解调 编辑:神话 引用地址:全差分斩波运放电路和T/H解调技术

上一篇:分辨率转换器器件噪声处理
下一篇:充电电阻故障改进措施

推荐阅读最新更新时间:2023-10-12 20:34

0.6μm CMOS工艺差分运算放大器的设计
运算放大器是数据采样电路中的关键部分,如流水线模数转换器等。在此类设计中,速度和精度是两个重要因素,而这两方面的因素都是由运放的各种性能来决定的。 本文设计的带共模反馈的两级高增益运算放大器结构分两级,第一级为套筒式运算放大器,用以达到高增益的目的;第二级采用共源级电路结构,以增大输出摆幅。另外还引入了共模反馈以提高共模抑制比。该方案不仅从理论上可满足高增益、高共模抑制比的要求,而且通过了软件仿真验证。结果显示,该结构的直流增益可达到80 dB,相位裕度达到80°,增益带宽为74 MHz。 1 运放结构 通常所用的运算放大器的结构基本有三种,即简单两级运放、折叠共源共栅和套筒式共源共栅。其中两级结构有大的输出摆幅,但是频率特性
[电源管理]
0.6μm CMOS工艺<font color='red'>全</font><font color='red'>差分</font>运算放大器的设计
阿尔卡特朗讯研发成功新型光电子集成收发器
阿尔卡特朗讯(巴黎证交所和纽约证交所:ALU)近日向柏林欧洲光通信会议(ECOC)提交了三篇重要论文,展示其在光网络研发领域的最新突破性进展。阿尔卡特朗讯贝尔实验室及研创中心的研究人员通过试验发现,新型光电集成收发器可大幅提高光网络传输性能。 在接收器研发方面,位于新泽西州克劳福山阿尔卡特朗讯贝尔实验室的研究人员成功研发了一种具有差分正交相位偏移键控(DQPSK)接收功能的小型光电子接收器,可有效减少采用高级调制格式的高速光收发器的成本及尺寸。目前市场上的光电子接收器为支持高级调制格式,均采用具有精确光通道长度的多元件连接方式,因此具有体积大成本高的不足;而此项新技术可将1个光解调器和4个光电二极管集成于3.2 mm x 0
[焦点新闻]
调制电路与解调电路详解(二)
二、幅度检波电路 从调幅波中取出调制信号的过程,称为幅度检波,常用的检波电路有三种:小信号平方律检波,大信号包络全波和乘积检波,对检波器的要求有以下三点: (1)检波效率(电压传输系数) 若检波器输入等幅高频电压峰值为Uc,检波后的输出电压为Uo,则检波效率K定义为:K=Uo/Uc 若检波器输入为包络调幅波,则检波效率寂静义为输出低频电压幅度UΩ与输入高频电压包络幅度 mUc之比: K=UΩ/mUc 式中:m是调幅系数。K越大说明同样的输入情况下可以得到较大的低频输出信号,即检波效率高。 (2)检波失真 它反映输出低频电压波形和输入已调波包括形状的符合程度。 (3)输入电阻Ri 由检波器输入端看进去的等效电阻
[模拟电子]
调制电路与<font color='red'>解调</font>电路详解(二)
配备苹果5G调制解调器的新款iPhone SE据说将在2025年推出
据分析师Jeff Pu称,苹果计划在2025年发布一款配备定制设计的5G调制解调器的iPhone SE。他在周二与海通国际证券的一份研究报告中说,该调制解调器将由苹果的芯片制造伙伴台积电制造。 这一信息是在分析师郭明錤说苹果重启第四代iPhone SE的开发两个月后发布的,该产品配有6.1英寸OLED显示屏和苹果设计的5G调制器。他说,该调制解调器将采用台积电的4纳米工艺制造,只支持6GHz以下频段,这意味着最初不支持毫米波。 第四代iPhone SE的量产将在2024年上半年开始,高通CEO也预计苹果的调制解调器将在2024年上市,但普认为该设备的上市时间已经推迟到了2025年。 目前的iPhone SE于2022年
[手机便携]
联发科技Nucleus RTOS 推动调制解调器技术发更新
联发科技选择Nucleus 实时操作系统 (RTOS) 平台的 ReadyStart 版本来开发其下一代蜂窝调制解调器 联发科技包括2G 、4G 、5G 芯片在内的多个芯片组均采用Nucleus RTOS Nucleus RTOS 平台支持系统和应用程序工作流程,具有广泛的硬件支持,并包括丰富的中间件产品,能够帮助联发科技轻松、快速、高效地构建复杂系统 西门子旗下业务Mentor近日宣布,全球领先的无晶圆厂半导体公司联发科技(MediaTek)已选用 Nucleus™ RTOS 平台的 ReadyStart™ 版本来开发其下一代调制解调器芯片组。联发科技选择 Nucleus RTOS 的原因在于该平台是业界最成熟、稳定
[网络通信]
Qualcomm宣布推出移动行业首款千兆级LTE调制解调
近期,Qualcomm Incorporated(NASDAQ: QCOM)宣布,其子公司Qualcomm Technologies, Inc.已经推出第六代分离式LTE多模芯片组 高通骁龙 X16 LTE调制解调器。该款调制解调器采用最先进的14纳米FinFET制程工艺和Qualcomm射频收发器WTR5975。作为首款推出的商用千兆级LTE芯片,骁龙X16 LTE调制解调器通过支持跨FDD和TDD频谱最高达4x20 MHz的下行链路载波聚合(CA)和256-QAM,带来 像光纤一样 (fiber-like)的最高达1 Gbps的LTE Category 16下载速度;它还通过支持最高达2x20 MHz的上行链路载波聚合以及64-
[网络通信]
Infuse 4G智能手机采用ST-Ericsson调制解调
美国最大的手机供应商美国三星通讯Samsung Telecommunications America (三星移动Samsung Mobile) 选择ST - Ericsson的Thor(TM)的高级HSPA+ 调制解调器将闪电般的快速网络连接到其在美国市场上的新款智能手机Infuse(TM)4G。 • 突破性的用户体验 - 下载数据速度高达21Mbps • 先进技术提高速度,有效利用网络容量 • 加强ST- Ericsson在4G的领导地位 此款Infuse 4G技术在继承三星智能手机与Thor M5720调制解调器上的一次最新突破。Thor M5720只包含两个芯片,高度集成,保持成本,功耗和尺寸都降到最低限度。 S
[手机便携]
宽带多速率解调器的设计与实现
   摘要: 对符号定时恢复环路、载波恢复环路算法进行了分析和仿真,提出了宽带多速率解调器的总体结构和同步的硬件实现方案.根据QPSK信号的特点,对载波同步算法进行了简化.对实现的解调器样机进行了性能测试和分析.测试结果表明,该解调器可以工作在2-45 MS/s符号速率下,当符号速率小于10 MS/s时,中频环路的误码性能指标与理论值之差小于1 dB;当符号速率大于10MS/s时,中频环路的误码性能指标与理论值之差小于1.6dB.    关键词: 宽带多速率解调器;定时同步;载波同步   解调器作为数字接收机中的关键部分,对通信系统的整体性能有着重要的影响.随着多媒体业务的发展,对无线通信宽带传输的需求越来越大,而无线
[嵌入式]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved