设计性能:物理综合与优化

最新更新时间:2012-03-27来源: 互联网关键字:设计性能  物理综合  优化 手机看文章 扫描二维码
随时随地手机看文章

工艺技术的发展极大地提高了 FPGA 器件的密度。多个赛灵思® VirtexTM 系列中都包含了超过 1 百万系统门的器件。这种器件密度的提高和 300 mm 晶圆片的使用,为 FPGA 批量生产创造了条件。

  曾经只能使用 ASIC 来实现的设计现在可以在可编程器件中实现了。最新的 90 nm Virtex-4 器件提供了超过 200,000 个逻辑单元、6 MB 的块 RAM和接近 100 个 DSP 块。创建能够有效利用这些器件中的可用资源并满足性能要求的设计是极具挑战性的工作。幸运的是,今天的 EDA 软件工具已经发展到能够应对这些挑战了。

  逻辑优化、逻辑布局和最小化互连延迟都是实现最大性能的重要工作。时序驱动综合技术对设计性能提供了重大改进。影响时序驱动综合的限制因素是估计布线延迟的精度。

  物理综合——基于物理布局和布线信息进行综合——是有效解决这些问题的最前沿技术。物理综合与优化把综合引入到网表生成后的实现决策中,从而进一步扩展了这一技术。这将允许在实现时根据实际的布局布线信息对综合映射与打包决策进行动态复查。

  物理综合与优化的优点

  逻辑层次之间的互连延迟受逻辑单元布局的接近性、布线拥塞和网络之间对快速布线资源的局部竞争的影响。解决这一问题的方法是在映射、布局和布线期间重新审查综合决策。在映射阶段,可以根据每个时序路径的紧急程度对网表进行重新优化、打包和布局。这一方法减少了达到时序收敛所需的实现次数。

  物理综合与优化流程

  赛灵思 ISE 软件提供了多个实现物理综合与优化的软件选项。您可以根据您的设计的具体需求单独或合并使用这些选项。

  定义时序要求

  进行有效物理综合的最重要一步是建立准确全面的时序约束。有了这些约束,实现工具就基于可靠信息做出决策,从而改善总体效果。对那些具有严格要求的时钟和 I/O引脚 进行约束,以减轻剩余设计部分的工作。

  定义这些时序约束的最轻松途径是使用 Constraints Editor。这一图形工具允许您输入时钟频率、多周期与虚假路径 (false path) 约束、I/O 时序要求,以及大量其他澄清性要求。约束被写入一个用户约束文件 (UCF) 中,可在任何文本编辑器中进行编辑。

  如果未提供用户定义的时序约束,ISE. 8.1i 软件提供了一个新功能,将自动为每个内部时钟生成时序约束。在“性能评估模式 (PEM)”中,您可以在不必提供时序目标的情况下获得高性能的物理综合与优化效果。

  运行全局优化

  对于包含 IP 核或其他网表的设计,实现的转换 (NGDBuild) 阶段后生成的 NGD 文件表示整个设计第一次被完整编译。全局优化是在 7.1.01i 版本 Map 中增加的一项新功能,将进行完整设计的组装,并尝试通过重新优化组合与寄存器逻辑来提高设计性能。全局优化(命令行键入 map –global_opt)显示可提高设计时钟频率平均 7%。

  还有两个选项可以让您在此阶段进一步控制优化的完成:时序调整 (retiming) (map -retiming) 将前后移动寄存器以平衡组合逻辑延迟,和等效寄存器删除 (map -equivalent_register_removal) 将通过冗余功能性删除寄存器。

  允许时序驱动打包与布局

  时序驱动打包与布局是物理综合实现流程的核心。当您采用这个选项 (map -timing),布局布线的布局阶段将在 Map 中完成,允许在初始结果未达最优时对打包决策进行重新审查。时序驱动打包迭代流程替换了无关逻辑打包(unrelated logic packing)。

  赛灵思物理综合与优化中包含不同级别的优化。第一级优化是在 ISE 6.1i 软件中引入的,从进行逻辑变换开始,其中包括扇出控制、逻辑复制、拥塞控制,以及改进的延迟估计。这些例程使设计实现了更高效的打包和布局,达到了更快的时钟频率和更高密度的逻辑利用率。

  下一级增加了逻辑与寄存器优化;Map 可重新安排单元以改进关键路径延迟。这些变换为满足设计时序要求提供了极大的灵活性。使用了大量不同技术(包括内部引脚交换、基本单元切换,以及逻辑重组)将物理单元转换成逻辑上等效的不同结构,以满足设计要求。

  ISE 8.1i 软件引入了另外一级物理综合:组合逻辑优化。该 -logic_opt 开关将开启一个流程,对设计中的所有组合逻辑进行检查。给定布局和时序信息,您可以对优化 LUT 结构做出更可靠的决策,以改进总体设计。

物理综合与优化示例

  逻辑复制:如果一个 LUT 或触发器驱动多个负载,而这些负载中有一个或多个负载的放置位置离驱动源的距离太远因而无法满足时序要求时,可以复制该 LUT 或触发器并放置在靠近该组负载的地方,从而减小布线延迟(图 1)。

  

 

  逻辑重组:如果关键路径跨越多个切片中的多个 LUT,可利用较少的切片对该逻辑进行重新组织,采用时序上更高效的 LUT 与多路转换器组合来降低该路径所需的布线资源(图 2)。

  

 

  基本单元切换:如果一个功能使用 LUT 和多路转换器构成,物理综合与优化可对该功能进行重新安排,将最快的路径(一般通过多路转换器选择引脚)分配给最关键的信号(图 3)。

  

 

  引脚交换:LUT 的每个输入引脚可能有不同的延迟,所有 Map 拥有交换引脚(以及关联的 LUT 等式)的能力,以便将最关键的信号放置在最快的引脚上(图 4)。

  

 

  结论

  赛灵思工具集中的物理综合与优化功能将进一步走向成熟并随着每个软件版本的发布进行扩展。伴随效果质量的改进,您可以期待着对优化类型的更多控制。其他计划中的强化措施还包括在再优化阶段考虑更多设计单元(例如允许将寄存器移入和移出 I/O 块或块 RAM 和 DSP 块等专门功能),以及将布线阶段包含进物理综合迭代过程,以及优化系统。

  赛灵思 ISE 软件中的物理综合与优化工具是为在实现的打包和布局阶段对您的 FPGA 设计的结构进行重新检查而创建的。给定时序约束和物理版图信息,在映射和布局布线阶段优化综合决策可极大地改进结果。

关键字:设计性能  物理综合  优化 编辑:神话 引用地址:设计性能:物理综合与优化

上一篇:继电器的附加电路——并联二极管电路
下一篇:数字温度传感器接口选择

推荐阅读最新更新时间:2023-10-12 20:38

固态硬盘电源架构优化
提到硬盘供电,固态硬盘(SSD)设计师们面临许多相互矛盾的要求。首先是电源的尺寸,其不能增加SSD的体积系数,因为SSD通常必须在体积上与其所替换的机械硬盘(HDD)相兼容。其次是不断增长的系统效率要求,包括待机模式(SSD无读写操作)和最大功率模式(以最高性能进行读写操作)。这些效率通常都有具体的SSD认证,例如:能源之星等,其对于市场接受度来说至关重要。最后一个问题是电源如何对终端用户不断变化的需求做出响应。从闲置状态转到高性能状态时,电源能够做出足够快的响应来向SSD提供强大的电力吗?或者,如果主机突然对SSD进行高速或大数据量读写操作时,SSD会“挂起”吗?本文将对三种SSD电源解决方案进行分析,测量并对比它们的尺寸、效率
[电源管理]
固态硬盘电源架构<font color='red'>优化</font>
Model Y 电池系统如何实现优化
引言:在蒙罗拆解电池系统中一共分了三个视频,Pack 整体、Pack 内部和模组结构。这篇文章我们介绍第二个视频,也就是他把电气部分从系统上拿下来以后发一些的改进。目前 Pack 发展到现在,已经形成了壳体、(大)模组和电气总成三个单元,整体被大大简化了,Model Y 主要在 Pack 上做的事情就是做了一些工艺层面的优化。 01 美国的交通数据 这三期视频分别揭示了目前能观察到的主要差异 表 1 三期视频蒙罗老爷子观察到的差异 这期视频里面,比较显著的变化就是这个电气总成 Panel 的两部分,如下图所示: 图 1 电气 Panel 之下的变化 在汤姆·纳尔迪的拆解 Model 3 的视频里面,这
[嵌入式]
Model Y 电池系统如何实现<font color='red'>优化</font>?
基于处理器的去方块滤波器的实现及优化
引言 在已有的基于块的视频编解码系统中,当码率较低时都存在方块效应,新的视频编码标准H.264中亦是如此。产生这种方块效应的主要原因有两个:一是由于对变换后的残差系数进行的基于块的整数变换后,以大的量化步长对变换系数进行量化会使得解码后的重建图像的方块边缘出现不连续;二是在运动补偿中插值运算引起的误差使得编解码器反变换后的重建图像会出现方块效应。如果不进行处理,方块效应还会随着重构帧积累下去,从而严重地影响图像的质量和压缩效率。为了 解决这一问题,H.264中的去方块滤波技术采用较为复杂的自适应滤波器来有效地去除这种方块效应。因此,如何在实时视频解码中优化去方块滤波算法,降低计算复杂度,提高重建图像质量,就成了H.264解码
[工业控制]
交流异步电机软起动及优化节能控制技术研究
1前言 目前在工矿企业中使用着大量的交流异步电动机(包括380V/660V低压电动机和3kV/6kV中压电动机),有相当多的异步电动机及其拖动系统还处于非经济运行的状态,白白地浪费掉大量的电能。究其原因,大致是由以下几种情况造成的: (1)由于大部分电机采用直接起动方式,除了造成对电网及拖动系统的冲击和事故之外,8~10倍的起动电流也造成巨大的能量损耗; (2)在进行电动机容量选配时,往往片面追求大的安全余量,且层层加码,结果使电动机容量过大,造成“大马拉小车”的现象,导致电动机偏离最佳工况点,运行效率和功率因数降低; (3)从电动机拖动的生产机械自身的运行经济性考虑,往往要求电力拖动系统具有变压、变速调节
[电源管理]
交流异步电机软起动及<font color='red'>优化</font>节能控制技术研究
一种高效反激式开关电源的设计性能测试
由于传统开关电源存在对电网造成谐波污染以及工作效率低等问题,因此目前国内外各类开关电源研究机构正努力寻求运用各种高新技术改善电源性能。.其中,在开关电源设计中通过功率因数校正PFC(Power Factor Correction)技术降低电磁污染及利用同步整流技术提高效率的研发途径尤其受到重视。 本文设计并制作了一种高效低电磁污染的开关电源样机。测试结果表明,该电源具有优良的动态性能、较高的功率因数和工作效率,且控制简单,故具有一定的实际应用价值。 1 开关电源设计方案 开关电源的结构如图1所示,它主要由220V交流电压整流及滤波电路、功率因数校正电路、DC/DC变换器三大部分组成。 220V交流电经整流供给功率因数校正电
[电源管理]
一种高效反激式开关电源的<font color='red'>设计</font>与<font color='red'>性能</font>测试
性能电源转换器设计中的同步整流技术
电源转换器的使用越来越普遍,电子设备制造商需要他们的电源系统不断增加新的功能和特性,例如更低的输入和输出电压、更高的电流、更快的瞬态响应。 为满足这些需求,在上世纪90年代晚期开关电源设计师开始采用同步整流(SR)技术——使用MOSFET来替代常用二极管实现的整流功能。SR提高了效率、热性能、功率密度、可制造性和可靠性,并可降低整个系统的电源系统成本。本文将介绍SR的优点,并讨论在其实现中遇到的挑战。 二极管整流的缺点 图1是非同步和同步降压转换器的原理图。非同步降压转换器使用FET 和肖特基二极管作为开关器件(图1a),当FET打开时,能量传递到输出电感和负载。当FET关断,电感中的电流流过肖特基二极管。如果负载电流高于输出电感
[测试测量]
高<font color='red'>性能</font>电源转换器<font color='red'>设计</font>中的同步整流技术
智能化数字电源系统的优化设计
介绍了数字电源系统的主要特点及发展现状,简要分析了组成系统的各类芯片的性能特点及工作原理,重点阐述数字电源系统的电路设计。为实现数字电源系统的优化设计提供了具体方案。 关键词:数字电源;数字信号处理器;微控制器;故障管理;过电流保护;数字控制 0 引言 目前,开关电源正朝着智能化、数字化的方向发展。最近刚问世的智能数字电源系统以其优良的特性和完备的监控功能,正引起人们的关注。数字电源提供了智能化的适应性与灵活性,具备直接监控、处理并适应系统条件的能力,能满足任何复杂的电源要求。此外,数字电源还可通过远程诊断来确保系统长期工作的可靠性,包括故障管理、过电流保护以及避免停机等。 1 数字电源系统的主要特点及发展
[电源管理]
智能化数字电源系统的<font color='red'>优化</font><font color='red'>设计</font>
比亚迪刀片电池将要优化,有能力破千续航,只靠结构调整?
距离比亚迪的第一代刀片电池,已经过去了差不多3年的时间。据悉,今年底随着 仰望U6 ( 参数 | 询价 ) 的到来,比亚迪的第二代刀片电池可能也会一起到来。当然,目前比亚迪官方并没有确认这款电池的具体使用车型、上市时间,但从网上透露的信息来看,这种电池早已经处于开发阶段了。 第一代刀片电池的能量密度是140Wh/kg,体积密度为每升二百三十瓦时。单从数据上看,磷酸铁锂刀片电池的能量密度相比于动不动就能堆出180Wh/kg、200 Wh/kg甚至更高能量密度的三元锂电池没有任何优势。 但随着电池行业的升级,现阶段宁德时代已经做出了能量密度200Wh/kg的磷酸铁锂电池,还没有最终量产。所以,从行业发展的角度上来看,比亚迪的
[汽车电子]
比亚迪刀片电池将要<font color='red'>优化</font>,有能力破千续航,只靠结构调整?
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved