MAXl320型A/D转换器及其在微机保护中的应用

最新更新时间:2006-09-12来源: 国外电子元器件关键字:旁路  寄存器  采样 手机看文章 扫描二维码
随时随地手机看文章

1 概述
  
随着芯片制造工艺的不断发展及用户对数据实时性要求的不断提高。同时采样A/D转换器在实时性方面的巨大优势使其应用越来越广泛。MAXl320是Maxim公司最新推出的并行14位8通道同时采样器.其基本特征和参数如下:
  ●速度高,转换8通道的时间可达3.8μs,每通道的吞吐量达到250kps;
  ●模拟供电电压+4.75V一+5.25V。数字供电电压+2.7V~+5.25V,无需电平转换便可以直接与绝大多数的处理器直接相连;
  ●电压转换范围为+5V;
  ●16.6MHz的14位双向并行接口可与高速CPU直接相连;
  ●无需校准;
  ●双极性输入,无需负电源,提供+16.5V过压保护;
  ●先进,先出(FIFO)功能,减少接口开销,并可在转换结束或转换之间读取转换结果;
  ●典型模拟电流输入为.46mA.最大数字电流输入为1.6mA.典型输入阻抗8.66kΩ;
  ●动态特性:SFDR=90dBc.SINAD=76.5dB,直流精度为±2LSB INL,±ILSBDNL;
  ●7rmnx7mm,48引脚TQFP封装;
  ●可工作在扩展级温度范围(一40°~+85℃)。

2 内部结构及引脚功能
  MAXl320内部集成了带宽为IOMHz的S/H、+2.5V参考电压、内部时钟、8x14位SRAM以及选通采样通道的配置寄存器
等。MAXl320内部结构如图1所示。

?

  其中配置寄存器的设置如下:数据位DO—D7依次对应于模拟输人通道CHO—CH7.向其位写1选择相应通道,写O则关闭该通道。配置寄存器需同ALLON引脚一起决定通道是否选通。

  引脚功能说明:
  AVDD:模拟电源输入引脚。接+4.75V一+5.25V模拟电源;
  AGND:模拟地;
  CH0一CH7:模拟量输入通道CH0一CH7;
  MSV:中值电压旁路;
  INTCLK/EXTCLK:时钟模式选择输入。该引脚接AVm选择内部时钟,接AGND选择外部时钟输入;
  REFMS:中值基准旁路或输入。应用时需将REFMS与REF连接。若采用内部基准.用一个不低于0.01μF。的电容将REFMS/REF节点旁路到AG-ND;若采用外部基准,用+2V一+3V的外部电压驱动REFMS/REF节点:
  REF+:正基准旁路。应用时用一个0.1μF电容将REF+旁路到AGND,同时用一个2.2μF。电容和一个O.1μF电容将REF+旁路到:REF-;
  REF一:负基准旁路;应用时用一个0.1μF电容将。REF-旁路至AGND。同时用一个2.2μF电路和一个0.1μF电容将REF一旁路到REF+;
  DO—D13:14位并行数据总线;
  DVDD:数字电源输入引脚;
  DGND:数字地;
  EOC:转换结束输出。低电平表明一次转换结束。在下一个CLK(上升沿或CONVST下降沿时变回高电平;
  EOLC:最后转换结束输出。低电平表明最后一个通道的转换结束。当CONVST跳变到低电平为下一次转换时序做准备时,EOLC跳变到高电平;
  CLK:外部时钟输入引脚;
  SHDN:掉电输入引脚。该引脚为低电平选择正常模式,为高电平选择掉电模式。器件进入低功耗状态;
  ALLON:通道使能输入。该引脚接高电平使能所有的输入通道(12H0一CH7),接低电平则只有被选中的通道才进行A/D转换;
  CS:片选输入,低电平选通电路;
  RD:读选通.将RD置为低电平将启动一次并行数据总线的读操作;
  WR:写选通。将WR置为低电平将启动一次写操作,主要是对配置寄存器的操作;
  CONVST:启动转换输入引脚。CONVST为高电平时将启动转换过程。模拟输入在CONVST的上升沿采样。

3 MAXl320典型连接
  MAXl320的典型连接如图2所示.其中DVm引脚可接至+2.7V~+5.25V的数字电压。值得注意的事。为了提高A/D转换的精度。最好将数字地和模拟地分开走线.然后用零欧姆电阻或磁珠在一点相连。

?

?

4 在微机保护中的应用
  在电力系统微机保护中.对各种模拟量的实时性要求很高.而MAX1320的同时采样和高速转换功能很好的解决了这个问题。在笔者参与设计的一套基于DSP的微机保护装置中.采用两片MAXl320采集16路电压电流信号.不但大大简化了采样部分软硬件设计的工作量。而且很好的解决了各种模拟量的速度和精度问题.从而使该套微机保护装置的整体性能得到极大的提高。

  在硬件设计方面,DSP采用TI公司的TMS320LF2407A,通过地址线A14、A15和DSP的外部I/O空间选通引脚IS译码选通MAXl320。DSP的IOPBl和IOPB2接两片MAX1320的CONVST引脚来启动A/D转换(可以选择8路或16路同时采样),MAXl320的EOLC引脚接DSP的IOPB3和IOPB4.通过查询这两个引脚来判断A/D转换是否完成。图3是MAXl320应用于微机保护系统采样部分的结构框图。

关键字:旁路  寄存器  采样 编辑: 引用地址:MAXl320型A/D转换器及其在微机保护中的应用

上一篇:基于CPLD的模数转换组合研究
下一篇:无功与谐波补偿装置信号采集及分析计算方案

推荐阅读最新更新时间:2023-10-12 20:12

ARM中的特殊寄存器
SP(R13) 特殊寄存器 LR(R14) 1、当存在子程序时,保存有子程序的返回地址 2、当异常中断发生时,保存有异常模式的返回地址 PC(R15) 保存程序的当前地址 例 :(bootloader中start.S文件) reset: bl set_svc @设定svc模式,bl跳转至相应分支 bl disable_watchdog @关闭开门狗 set_sv mrs r0, cpsr @Current Program Status Register(CPSR)当前程序状态寄存器 ,mrs(move register from special register)
[单片机]
基于高速数据采集卡的虚拟示波器设计
   1 引言   虚拟仪器(VI-ViItuaIInstrument)是指通过应用程序将通用计算机与功能化硬件结合起来,用户可通过友好的图形界面操作计算机,就像在操作自己定义、自己设计的单个仪器一样,从而完成对被测量的采集、处理、分析、判断、显示、数据存储等。在这种仪器系统中,各种复杂测试功能、数据分析和结果显示都完全由计算机软件完成,在很多方面较传统仪器有无法比拟的优点,如使用灵活方便、测试功能丰富、价格低廉、一机多用等,这些使得虚拟仪器成为未来电子测量仪器发展的主要方向之一。   当今虚拟仪器系统开发采用的总线包括传统的Rs232串行总线、GPIB通用接口总线、VXI总线、PCI总线和IEEE 1394总线即Firewire
[应用]
PPCBoot在MPC8250上的移植方法
1 引言   Boodoader(引导加载程序)是CPU复位后和进入操作系统之前执行的一段代码,主要用于完成由硬件启动到操作系统启动的过渡,为操作系统提供基本的运行环境,如初始化CPU、堆栈、存储器系统等。Bootloader代码与CPU的内核结构、具体型号等因素有关,其功能类似于通用PC的BOIS程序。除了依赖CPU的体系结构外,Bootloader实际上还依赖于具体的嵌入式板级设备的配置。也就是说,对于二块不同的嵌入式板,即使它们使用相同的CPU构建,要想让运行在其中一块板上的Bootloader程序也能运行在另一块板上,通常也都需要修改Boofloader的源程序。因此,在嵌入式系统的开发中不可能有通用的Bootloader
[应用]
MCS51单片机复位后各特殊功能寄存器的状态
单片机的复位操作使单片机进入初始化状态,其中包括使程序计数器PC=0000H,这表明程序从0000H地址单元开始执行。单片机冷启动后,片内RAM为随机值,运行中的复位操作不改变片内RAM区中的内容,21个特殊功能寄存器复位后的状态为确定值,见下表。 值得指出的是,记住一些特殊功能寄存器复位后的主要状态,对于了解单片机的初态,减少应用程序中的初始化部分是十分必要的。 说明:表中符号*为随机状态; A=00H,表明累加器已被清零; 特殊功能寄存器 初始状态 特殊功能寄存器 初始状态 A 00H TMOD 00H B 00H TCON 00H PSW 00
[单片机]
MCS51单片机复位后各特殊功能<font color='red'>寄存器</font>的状态
基于MB90092的机载视频标识卡设计
  机载视频记录系统用于记录飞行中人员、装备的各种信息,在训练、实战中发挥重要作用。为使飞行员及地面指挥人员能够更直观、确切地了解飞行各时刻的状态信息及便于判读,我们为其加装了标识卡系统。记录时可根据需要叠加适当标识,如汉字、图形、实时时钟等信息。   在实际系统设计中,我们选择了富士通(FUJITSU)公司生产的专用字符叠加芯片MB90092,采用AT89C51单片机对其控制;考虑到机载系统的特殊性,我们利用RS-232串行接口通过计算机进行标识卡预先标识的写入、控制设置。整个系统适应性较强,地勤人员可根据不同的任务很方便的进行预先修改,可以显示中文及任意图形。              图1 MB90092
[单片机]
基于FPGA的移位寄存器流水线结构FFT处理器
   0 引言   快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展,与DSP技术相比,由于其并行信号处理结构,使得FPGA能够很好地适用于高速信号处理系统。由于Altera等公司研制的FFT IP核,价钱昂贵,不适合大规模应用,在特定领域中,设计适合于自己领域需要的FFT处理器是较为实际的选择。   本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。在OFDM系统的实际应用中,因它可以采用快速傅里叶变换,能方便快捷地实现调制
[嵌入式]
基于FPGA的移位<font color='red'>寄存器</font>流水线结构FFT处理器
arm: 使用结构体操作寄存器
使用结构体操作寄存器: //寄存器赋值和取值的时候,要注意寄存器的长度,有的寄存器的值只有8位。 //还要注意,使用volatile修饰寄存器变量。volatile 参考http://www.cnblogs.com/mylinux/p/4630749.html //addr.h typedef unsigned int S3C24X0_REG32; /* NAND FLASH (see S3C2410 manual chapter 6) */ typedef struct { S3C24X0_REG32 NFCONF; S3C24X0_REG32 NFCMD; S3C24X0_REG32 NFADDR;
[单片机]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved