Cadence全新QRC Extraction技术提供先进的signoff精确性和性能
【美国加州圣荷塞2006年8月28日】Cadence设计系统公司（NASDAQ: CDNS）今天宣布东芝已采用Cadence QRC Extraction，用于其最先进的65纳米设计流程。Cadence QRC Extraction为下一代工艺节点提供硅精确的寄生参数提取，包括基于敏感性和化学机械抛光（CMP）模型的提取。
“为解决我们在65纳米及以下设计和方法需求，我们需要能提供超精确性并包含先进统计和硅变化建模的解决方案，” 东芝半导体公司SoC设计技术执行主管Takashi Yoshimori说，“经广泛评估，我们认为Cadence QRC Extraction符合我们目前对65纳米精确性的要求，我们也相信它将继续满足我们65纳米和45纳米设计需要，使我们有能力向不断缩小的工艺尺寸迈进。”
Cadence QRC Extraction可为基于单元的数字设计提供超越其它提取技术的有制造意识的硅精度。通过其分布于多重网络处理器和计算集群的近似线性性能伸缩，它可显著减少处理时间。它还为Cadence Encounter数字IC设计平台提供强大的多边际条件支持和精确的增量式基于设计提交（signoff）的参数提取。
“东芝采用Cadence QRC Extraction，是对我们领先的提取技术和管理最高水平工艺和设计复杂性能力的强有力认可，”Cadence可制造性设计部门副总裁Marc Levitt博士说，“我们期待与东芝紧密合作，在开发他们最先进的65及45纳米设计和方法方面，继续充分发挥Cadence QRC Extraction的长处。”
Cadence的产品分割策略针对特定级别的设计复杂性，为客户提供多种级别技术。Cadence QRC Extraction有L、XL、和GXL系列产品可供选择。
关键字：工艺节点 硅变化
编辑： 引用地址：https://news.eeworld.com.cn/news/eda/200608/5711.html
推荐阅读
易灵思Ti60 FPGA在台积电16纳米工艺节点流片
可编程产品平台和技术创新企业易灵思® 宣布,其Ti60 FPGA 已在 台积电 的 16纳米工艺节点流片。该器件是 Trion® Titanium 系列中的首款产品，采用了 Quantum™ 计算架构，以实现增强的计算和加速能力。与上一代 Trion 系列相比，Titanium 系列的工作频率是其 3倍，而晶片面积则仅为其 1/4。这使Titanium系列在具备人工智能的视觉系统和基于数据中心到边缘设备的近端数据处理功能等应用上，成为理想的选择。 易灵思营运与应用资深副总裁吴兆明先生(Ming
发表于 2020-11-17
EUV光刻技术的杰作，5nm及以下节点的多重曝光工艺
在芯片制造过程中，为了将掩模版上的设计线路图形转移到硅片上，首先需要通过曝光工艺（光刻）来实现转移，然后通过刻蚀工艺得到硅图形。光刻技术最早应用于印刷行业，并且是早期制造PCB的主要技术。自20世纪50年代开始，光刻技术逐步成为集成电路芯片制造中图形转移的主流技术。 过去几十年里，芯片制造商一直使用193nm波长的ArF深紫外(DUV)光刻技术来生产芯片。 不过随着集成电路制造工艺持续微缩，尤其在进入7nm、5nm时代后，芯片集成度不断提升，在追求更高的图形密度的目的之下，无论如何改进ArF光的生产工艺，都无法再满足相应需求。 因为在7nm节点集成电路产品工艺技术的开发上，采用193浸式（193i
发表于 2020-08-20
既省钱又省时！5nm及以下节点的多重曝光工艺有这些
在芯片制造过程中，为了将掩模版上的设计线路图形转移到硅片上，首先需要通过曝光工艺（光刻）来实现转移，然后通过刻蚀工艺得到硅图形。光刻技术最早应用于印刷行业，并且是早期制造PCB的主要技术。自20世纪50年代开始，光刻技术逐步成为集成电路芯片制造中图形转移的主流技术。过去几十年里，芯片制造商一直使用193nm波长的ArF深紫外(DUV)光刻技术来生产芯片。不过随着集成电路制造工艺持续微缩，尤其在进入7nm、5nm时代后，芯片集成度不断提升，在追求更高的图形密度的目的之下，无论如何改进ArF光的生产工艺，都无法再满足相应需求。因为在7nm节点集成电路产品工艺技术的开发上，采用193浸式（193i）光刻技术需要进行四重曝光，这意味着需要
发表于 2020-08-20
工艺节点迁移背后这项不可忽视的经济成本难题待解
在半导体产业进步的背后存在着这样一个金科玉律——摩尔定律。从1965年提出至今，摩尔定律已普遍适用逾50年之久。根据摩尔定律，大约每18到24个月就会建立一个新的工艺节点。从一个节点到另一个节点，晶体管尺寸越来越小，因此设计人员可以在单位芯片面积上集成更多晶体管，从而提高整体计算能力。图1 近50年来，摩尔定律一直保持其相对稳定性工艺节点从最初的微米级到纳米级，甚至是当前最先进的3nm制程，工艺节点的竞争已经进入“白热化”状态。就市场玩家来看，先进工艺竞争的龙头大厂，只剩下台积电、三星和英特尔，以及中国大陆的中芯国际。为什么挺进先进制程的玩家寥寥无几？究其原因，飙高的技术难度和研发成本是两大主要门槛。技术方面自不用说，随着制程
发表于 2020-07-07
半导体工艺节点成了数字游戏，是时候换度量标准了？
似乎从英特尔宣布22nm工艺开始，芯片技术的进步被芯片制造商玩成了数字游戏，14nm，10nm，直至5nm，3nm……逐渐的工艺节点不再代表器件中的具体尺寸，更像是芯片厂商营销的一个口号，每一代制程，每一次纳米数字的更新，像是在告诉投资者和消费者“我们升级啦！”比如在服务器芯片市场，半导体工艺的纳米数对产品带来的声誉是无法估量的：AMD通过7nm CPU打败了英特尔，接下来还将推出5nm和3nm工艺的新产品，这对AMD在数据中心市场的重新崛起起到了重要作用。相比之下，英特尔最先进的产品还是基于10nm工艺的。但是这种基于纳米数字的产品评价标准值得怀疑。与用于对HPC系统性能进行排名的Linpack基准一样，越来越多的声音要求采用
发表于 2020-06-06
英特尔：是今年高性能10nm节点，同时会致力于7nm工艺的量产
据华硕官微消息，近日，英特尔在股东大会上回应投资者的提问中表示，今年年中将是高性能10nm的一个节点，同时会致力于7nm工艺的量产。此外，英特尔还提到了，他们正在投入大量资源研发5nm工艺。而当前的工作重点，是加速10nm工艺量产。此前英特尔的首席财务官George Davis日前也有所提及未来制程发展计划。他称，现在10nm产能正在加速。接下来，英特尔将会于2021年推出7nm制程，之后迅速切换至5nm并重夺领导地位。George Davis还坦言了10nm制程的情况，即10nm不会像14nm与22nm那样高产量。其此番话有两层意思，一是与14nm并行的状态下，10nm产品本身就有限，二是10nm仅会改良1-2代（10nm+
发表于 2020-05-28
半导体物理学 （第七版）
赛灵思堆叠硅片互联技术
电源完整性问题以及改进思路分析2
嵌入式网络那些事：LwIP协议深度剖析与实战演练
京公网安备 11010802033920号