高性能多模式设计能力备受青睐
全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys宣布，瑞萨科技公司已采用Synopsys IC Compiler 下一代布局布线解决方案用于产品IC 的设计流程。随着瑞萨设计项目的日益复杂化，他们需要满足各种不同功能模式下的时序安排。在全面评估了所有备选方案之后，瑞萨最终选择了 Synopsys IC Compiler 解决方案，因为可以通过其真正的多模式功能，经并发优化所有时序模式，从而实现期望的芯片性能。瑞萨同时也获得了转换时间更短和使用更加简便的优势。
瑞萨科技公司设计技术部DFM & EDA 技术开发组部门经理Teruaki Harada表示：“保证我们的芯片能在众多不同的功能模式下高速工作，是我们面临的一个重大挑战，特别是对于主流消费产品设计而言。我们曾凭借Synopsys 工具的帮助完成了我们最具挑战性的设计。现在，IC Compiler 解决方案帮助我们解决的是在多模式时序方面遇到的非常紧迫的问题。”
瑞萨应用一套由15个测试案例构成的复杂条件，即一个由超过35万门和5种工作模式构成的大规模0.13 微米消费类设计，对包括排序手段和合并技术技巧在内的全部备选多模式方案进行了评估。 瑞萨发现 IC Compiler 解决方案满足全部需求，同时达到了多模式优化所需的性能。IC Compiler 物理实现解决方案凭借扩展的物理合成（XPS）技术提高了优化效率，不仅改善了时钟频率效果，同时也帮助设计人员降低了设计的整个宏单元的面积。XPS 是一个将综合、布局、时钟和布线结合在一个统一优化环境中的新架构。最终，瑞萨发现 IC Compiler 解决方案比其他备选方案速度更快也更容易使用，甚至在单模设计条件下也是如此。
Synopsys设计实现部总经理兼高级副总裁Antun Domic 表示：“长期以来，瑞萨在最具挑战性的设计领域与Synopsys保持着密切合作关系。通过选用我们的IC Compiler 解决方案，瑞萨实现了真正实时的多模式优化能力，并且在提升性能的同时缩短了设计时间。”
关于IC Compiler
IC Compiler工具是Synopsys下一代的布局布线解决方案。它能够把物理综合扩展至整个布局与布线流程，并能够实现sign-off驱动的设计收敛，时间更短，结果更佳。目前的布局布线解决方案无法在布局(placement)、时钟树（Clock Tree）及布线（Routing）等分散环节之间进行连贯的运行，因而具有局限性。IC Compiler的Extended Physical Synthesis（XPS，扩展式物理综合）技术能够将物理综合扩展到整个布局与布线流程，从而打破了上述各环节之间的限制。IC Compiler还具备基于TCL的统一架构，并融Synopsys核心技术于一体，有助于客户实现创新设计。这是一套完整的布局布线系统，包含了开展下一代芯片设计所必需的所有技术，包括物理综合、布局、布线、时序、信号完整性（SI）优化、降低功耗、可测性设计及良率优化等。
关键字：时序 时钟 频率 布线
编辑： 引用地址：https://news.eeworld.com.cn/news/eda/200704/13000.html
推荐阅读
飞腾发明待测试时序器件筛选方案 有效提升芯片设计效率
：202110579520.2），申请人为飞腾信息技术有限公司。在该专利中，发明了一种高效率的待测试时序器件的筛选方法，可以提高芯片设计的效率。根据该专利目前公开的相关资料，让我们一起来看看这项技术方案吧。如上图，为该专利中发明的芯片设计方法的流程示意图，首先，通过编译器确定满足约束条件的M个候选时序器件，M为大于1的整数。以时序器件为例，其中包含有存储器，针对存储器的约束条件包括存储器的容量、端口类型等，因此，约束条件可为该存储器目标应实现的容量以及端口类型。其次，基于时钟周期、时序器件的建立时间和保持时间，利用时序分析条件，对M个候选时序器件进行筛选，以从中确定满足时序分析条件的N个待测试时序器件，N为大于或等于1且小于M的整数
发表于 2022-01-25
ATmega168 指令执行时序
这一节介绍ATmega168指令执行过程中的访问时序。AVR CPU 由系统时钟clkCPU 驱动。此时钟直接来自选定的时钟源。芯片内部不对此时钟进行分频。Figure 6 说明了由Harvard 结构决定的并行取指和指令执行，以及可以进行快速访问的寄存器文件的概念。这是一个基本的流水线概念，性能高达1 MIPS/MHz，具有优良的性价比、功能/ 时钟比、功能/ 功耗比。Figure 7 演示的是ATmega168寄存器文件内部访问时序。在一个时钟周期里，ALU 可以同时对两个寄存器操作数进行操作，同时将结果保存到目的寄存器中去。
发表于 2021-12-20
扫盲：什么是单片机时序,如何看懂时序图
我们都知道在学校是通过铃声来控制所有班级的上下课时间，那个单片机是通过什么样的办法进行取指令，执行指令和其它操作的呢？在这里引入了一个时序的概念：一、时钟电路单片机时钟电路有三种方式：1、单片机内部有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端，XTAL1和XTAL2需外接上晶体和合适的电容。2、有的单片机内部也自带时钟电路，用于产生时钟信号。3、单片机管脚XTAL2直接接晶振。二、周期1、时钟周期时钟电路产生时钟信号的周期我们叫时钟周期（振荡周期）。单片机通电后就产生了固定标称值的脉冲信号，单片机就是在脉冲信号的驱动下顺序地从ROM中（程序存储器）取出指令一条一条的顺序执行
发表于 2021-12-20
ATmega88 SPI数据模式与时序
ATmega88有四种 XCKn (SCK)相位与极性的组合与串行数据有关，具体由 UCPHAn与UCPOLn决 定。 数据传输的时序图请见 Figure77。 数据位的移出与锁定发生在 XCKn 信号的相反边沿，以保证有足够的时间使数据稳定。UCPOLn 与 UCPHAn 的功能总结见 Table86。改变这两位的设置将破坏正在进行的通讯。 。
发表于 2021-12-14
第八章、Tiny4412 U-BOOT移植八 SDRAM工作时序与原理
至 CAS 延迟），大家也可以理解为行选通周期，简单点理解就是说，在发完行地址后，再发列地址和读写信号时，需要延迟一下，这应该是根据芯片存储阵列电子元件响应时间（从一种状态到另一种状态变化的过程）所制定的延迟。广义的 tRCD 以时钟周期（tCK，Clock Time）数为单位，比如 tRCD=2，就代表延迟周期为两个时钟周期，具体到确切的时间，则要根据时钟频率而定，对于PC100 SDRAM，tRCD=2，代表1000/100 * 2 = 20ns 的延迟，下图是tRCD=3的时序图。图8-3、SDRAM 时序图 tRCD说明4、数据输出（读）在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据 I/O 通道（DQ
发表于 2021-12-09
第九章、Tiny4412 U-BOOT移植九 DDR工作时序与原理 一
DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM的基础上改进而来。下图9-1是DDR和SDRAM的数据传输对比图。图9-1、DDR和SDRAM的数据传输对比图上图8-1可以清楚的看到，DDR可在一个时钟周期内传送两次数据，上升沿传一次，下降沿传一次。一、DDR的基本原理图9-2、DDR读操作时序图从中可以发现它多了两个信号：CLK#与DQS，CLK#与正常 CLK 时钟相位相反，形成差分时钟信号。而数据的传输在 CLK 与 CLK#的交叉点进行，可见在 CLK 的上升与下降沿（此时正好是 CLK#的上升沿）都有数据被触发，从而实现
发表于 2021-12-08
集成电路EDA设计精英挑战赛2020赛题二：版图局部详细布线
控制系统计算机辅助设计 — MATLAB语言与应用
京公网安备 11010802033920号