使用EYEQ特性实现高速串行IO的最佳相位接收判决

发布者:BlissfulJourney最新更新时间:2011-02-22 手机看文章 扫描二维码
随时随地手机看文章
 简介

  现有的很多高速串口协议,都要求很低的误码率,比如CEI-6G-LR(6.375G, 40英寸走线)就要求1E-15的误码率。为满足此类低误码率要求,高端的FPGA STRATIX IV系列,提供了片上信号质量检测电路(),帮助客户在高速串行IO接收处找到最优的采样位置。

  通常眼图的张开度是用来衡量接收端信号的质量。片上信号质量检测电路()就是一个调试诊断工具来帮助分析接收的数据路径,包括接收端的增益,噪声水平。

  原理

  缺省情况下,CDR恢复时钟是在眼图的中间位置采数据,如图1的红色虚线位置,但是根据这个眼图的张开程度,最佳采样位置应该是在绿色虚线部分。只有在绿色虚线位置,眼高最大,这样采样到的数据才具有最低的误码率。

  电路在一个完整的信号周期(UI)中,将采样时钟放到32个相位上,用户可以根据每个不同相位时的误码率,找出最佳采样相位。如图2所示。

 

引用地址:使用EYEQ特性实现高速串行IO的最佳相位接收判决

上一篇:VK3214在DSP串口扩展中的应用
下一篇:基于USB接口的ARM9微控制器外部存储器下载工具— MOLY-DO

小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved