现有的很多高速串口协议,都要求很低的误码率,比如CEI-6G-LR(6.375G, 40英寸走线)就要求1E-15的误码率。为满足此类低误码率要求,ALTERA高端的FPGA STRATIX IV系列,提供了片上信号质量检测电路(EYEQ),帮助客户在高速串行IO接收处找到最优的采样位置。
通常眼图的张开度是用来衡量接收端信号的质量。片上信号质量检测电路(EYEQ)就是一个调试诊断工具来帮助分析接收的数据路径,包括接收端的增益,噪声水平。
原理
缺省情况下,CDR恢复时钟是在眼图的中间位置采数据,如图1的红色虚线位置,但是根据这个眼图的张开程度,最佳采样位置应该是在绿色虚线部分。只有在绿色虚线位置,眼高最大,这样采样到的数据才具有最低的误码率。
EYEQ电路在一个完整的信号周期(UI)中,将采样时钟放到32个相位上,用户可以根据每个不同相位时的误码率,找出最佳采样相位。如图2所示。
上一篇:VK3214在DSP串口扩展中的应用
下一篇:基于USB接口的ARM9微控制器外部存储器下载工具— MOLY-DO
- 热门资源推荐
- 热门放大器推荐
- Allegro MicroSystems 在 2024 年德国慕尼黑电子展上推出先进的磁性和电感式位置感测解决方案
- 左手车钥匙,右手活体检测雷达,UWB上车势在必行!
- 狂飙十年,国产CIS挤上牌桌
- 神盾短刀电池+雷神EM-i超级电混,吉利新能源甩出了两张“王炸”
- 浅谈功能安全之故障(fault),错误(error),失效(failure)
- 智能汽车2.0周期,这几大核心产业链迎来重大机会!
- 美日研发新型电池,宁德时代面临挑战?中国新能源电池产业如何应对?
- Rambus推出业界首款HBM 4控制器IP:背后有哪些技术细节?
- 村田推出高精度汽车用6轴惯性传感器
- 福特获得预充电报警专利 有助于节约成本和应对紧急情况