可编程逻辑在数字信号处理系统中的应用-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

　　1 引言

　　随着半导体技术的发展，可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高，从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现，为DSP系统的设计又提供了一种崭新的方法。利用CPLD或FPGA设计的DSP系统具有良好的灵活性和极强的实时性。同时，其价格又可以被大众接受。由于乘法器在数字信号处理系统中具有广泛的应用，所以本文以乘法器的处理系统中具有广泛的应用，所以本文以乘法器的设计为例，来说明采用可编程逻辑器件设计数字系统的方法。如果想使系统具有较快的工作速度，可以采用组合逻辑电路构成的乘法器，但是，这样的乘法器需占用大量的硬件资源，因而很难实现宽位乘法器功能。本文这种用于序逻辑电路构成的乘法器，既节省了芯片资源，又能满足工作速度及原理的要求，因而具有一定的实用价值。

　　2 系统构成

　　该乘法器通过逐项移位相加来实现乘法功能。它从被乘数的最低开始，若为1，则乘数左移后再与上一次的和相加；若为0，左移后与0相加，直到移到被乘数的最高位。图1是该乘法器的系统组成框图。该控制模块的STAR输入有两个功能：第一个功能是将16位移位寄存器清零和被乘数A[7…0]向8位移位寄存器加载；第二个功能为输入乘法使能信号。乘法时钟信号从CLK输入，当被乘数加载于8位移位寄存器后，它由低位到高位逐位移出，当QB=1时，选通模块打开，8位乘数B[8…0]被送入加法器，并与上一次锁存在16位锁存器中的高8位相加，其和在下一个时钟上升沿被锁存到锁存器内；当QB=0时，选通模块输出为全0。如此循环8个时钟脉冲后，由控制模块控制的乘法运算过程自动中止。该乘法器的核心元件是8位加法器，其运算速度取决于时钟频率。

　3 加法器的实现

　　加法器的设计需要考虑资源利用率和进位速度这两个相互矛盾的问题，通常取两个问题的折衷。多位加法器的构成有并行进位和串行进位两方式，前者运算速度快，但需占用较多的硬件资源，而且随着位数的增加，相同位数的并行加法器和串行加法器的硬件资源占用差距快速增大。实践证明，4位二进制并行加法器和串行加法器占用的资源几乎相同，因此，由4位二进制并行加法器级联来构成多位加法器是较好的折衷选择。以下为由两个4位二进制并行加法器级联构成8位二进制加法器的VHDL程序：

　　LIBRARY IEEE；

　　USE IEEE.STD_LOGIC_1164.ALL；

　　USE IEEE.STD_LOGIC_UNSIGNED.ALL；

　　ENTITY ADDER8B IS

　　PORT （CIN：IN STD_LOGIC；

　　A ：IN STD_LOGIC_VECTOR（7 DOWNTO 0）；

　　B ：IN STD_LOGIC_VECTOR（7 DOWNTO 0）；

　　S ：OUT STD_LOGIC_VECTOR（7 DOWNTO 0）；

　　OUT ：OUT STD_LOGIC);

　　END ADDER8B;

　　ARCHITECTURE struc OF ADDER8B IS

　　COMPONENT ADDER4B

　　PORT (CIN4: IN STD_LOGIC;

　　A4 : IN STD_LOGIC_VECTOR(3 DOWNTO 0);

　　B4 ：IN STD_LOGIC_VECTOR(3 DOWNTO 0);

　　S4 : OUT ST_D_LOGIC_VECTOR(3 DOWN-TO 0);

　　COUT4 : OUT STD_LOGIC);

　　END COMPONENT;

　　SIGNAL CARRY_OUT : STD_LOGIC;

　　BEGIN

　　U1:ADDER4B

　　PORT MAP(CIN4=>CIN,A4=>A(3 DOWNTO 0),B4=>B(3 DOWNTO 0),S4=>S(3 DOWNTO 0),COUT4=>CARRY_OUT);

　　U2 ：ADDER4B

　　PORT MAP（CIN4=>CARRY_OUT,A4=>A(7 DOWNTO 4),B4=>B(7 DOWNTO 4),S4=>S(7 DOWNTO 4),COUT4=>COUT）;

　　END struc;

　　在上面的VHDL描述中，ADDER4B是一个4位二进制加法器，其VHDL描述是：

　　LIBRARY IEEE；

　　USE IEEE.STD_LOGIC_1164.ALL；

　　USE IEEE.STD_LOGIC_UNSIGNED.ALL；

　　ENTITY ADDER4B IS

　　PORT （CIN4 ：IN STD_LOGIC；

　　A4 ：IN STD_LOGIC_VECTOR（3 DOWNTO 0）；

　　B4：IN STD_LOGIC_VECTOR（3 DOWNTO 0）；

　　S4：OUT STD_LOGIC_VECTOR（3 DOWNTO 0）；

　　COUT4：OUT STD_LOGIC；

　　EAND ADDER4B；

　　ARCHITEC_TURE behav OF ADDER4B IS

　　SIGNAL SINT ：STD_LOGIC_VECTOR（4 DOWNTO 0）；

　　SIGNAL AA，BB：STD_LOGIC_VECTOR（4 DOWNTO 0）；

　　BEGIN

　　AA<=‘0’&A4；

　　BB<=‘0’&B4;

　　SINT<=AA+BB+CIN4;

　　S4<=SINT(3 DOWNTO 0);

　　COUT4<=SINT(4);

　　END behav；

　　4 结束语

　　本文采用基于EDA技术的自上而下的系统设计方法，其设计流程如图2所示。该乘法器的最大优点是节省芯片资源，其运算速度取决于输入的时钟频率。如若时钟频率为100MHz，则每个运算周期仅需80ns，因而具有一定的实用价值。

关键字：可编程逻辑数字信号处理引用地址：可编程逻辑在数字信号处理系统中的应用

上一篇：无线传感器网络硬件平台的研究与设计
下一篇：ARM7与FPGA相结合在工业控制和故障检测中的应用

推荐阅读最新更新时间：2024-05-02 21:37

基于DSP和PCI总线的通用数字信号处理系统

在信号处理系统中一般采用数据采集卡实现数据采集，采用微机软件处理的方法实现数据处理，采用PC机实现数据管理。由于PC机的CPU采用的是冯?诺依曼存储器结构，并不适用于数字信号的运算，若完全使用PC机处理数字信号不仅造成处理速度慢，影响PC机对数据的管理，还会影响信号处理系统的实时性。因此，提出一种方案把数字信号处理部分从PC机软件中分离出来交给DSP处理，DSP处理完毕后再把数据交还PC机进行管理。这样充分利用DSP对数字信号高速处理的优势，提高信号处理系统的实时性和稳定性。本文以TMS320VC5402 DSP为例，给予说明。 1 系统的硬件设计 1.1 PCI接口芯片PCI9052 PCI9052是一款面向低端应用的高性

[嵌入式]

基于DSP和PCI总线的通用<font color='red'>数字信号处理</font>系统

Spartan-3A DSP 揭示数字信号处理新趋势

　　日前，赛灵思公司宣布推出首个低成本 Spartan-DSP 系列产品以及相应的开发板和增强设计软件，极大地扩展了其XtremeDSP解决方案的产品线。　　XtremeDSP计划是2000年11月赛灵思公司为满足通信、多媒体、视频与图像以及国防行业对高性能DSP的需求提供不断演化的、针对应用优化的DSP解决方案产品线，包括 Virtex-DSP 和 Spartan-DSP系列产品。　　针对新推出的产品在DSP市场中所处的位置，赛灵思公司亚太区市场营销董事郑馨南介绍，图中红色线是处理器的架构，会应用到一些比较普通和传统的设计；可是在另外一端市场上有一些算法要求非常高，之间就产生了性能的差距。那么如何能够弥合这个鸿沟呢？赛

[嵌入式]

ADSP-TS201的系统设计及外部总线接口技术

　　1 引言　　随着雷达技术发展，大带宽高分辨力、多种信号处理方式的采用，使得实时信号处理对数据的处理速度大大提高。同时在雷达信号处理中运算量大，数据吞吐量急剧上升，对数据处理的要求不断提高。随着大规模集成电路技术的发展，作为数字信号处理的核心数字信号处理器(DSP)得到了快速的发展和应用。ADSP-TS201DSP是美国模拟器件(ADD公司继TSl01之后推出的一款高性能处理器。此系列DSP性价比很高，兼有FPGA和ASIC信号处理性能和指令集处理器的高度可编程性，适用于大存储量、高性能、高速度的信号处理和图像处理。如雷达信号处理、无线基站、图像音频处理等。　　2 ADSP-TS201简介　　ADSP-TS201采用

[嵌入式]

基于单片机和可编程逻辑器件实现LED显示屏

0 引言 LED显示屏主要由电流驱动电路及LED点阵阵列、控制系统和PC端管理软件三部分构成（图1）。控制系统负责接收、转换和处理各种外部信号，并实现扫描控制，然后驱动LED点阵显示需要的文字或图案。控制系统作为LED显示屏的核心部分，直接决定了显示屏的显示效果和性能的优劣。本文详细分析采用Verilog HDL对ATF1508AS进行编程，实现双口RAM访问和产生LED点阵驱动电路所需的各种时序信号。 1 LED显示屏的基本结构及关键技术本系统设计中，控制系统采用单片机+CPLD的方案来实现，整个控制系统可分为：信号接收及处理模块和CPLD的扫描控制模块和LED点阵驱动模块，如图1 所示。本系统的关键技术是

[单片机]

数字信号处理推动雷达信号链向数字化过渡

现代高级雷达系统正在受到多方面的挑战——频率分配上的最新变化导致许多雷达系统的工作频率非常接近。通信基础设施和其他频谱要求极高的系统。未来，频谱拥塞状况预期会更严重，问题将恶化到雷达系统需要在运行时进行调整以适应环境和运行要求，这使得雷达系统需要向认知化和数字化发展。更多数字信号处理的需求推动雷达信号链要尽早向数字化过渡，使得ADC更靠近天线，这进而又会带来若干具挑战性的系统层面难题。为了更深入地讨论这个问题，图1显示了目前典型的X波段雷达系统的高层次概略图。该系统通常使用两个模拟混频级。第一级将脉冲式雷达回波混频至约1 GHz频率，第二级混频至100至200 MHz的中频(IF)，以便能够利用200 MSPS或更低的模数转

[汽车电子]

生物特征识别技术的发展趋势及对数字信号处理器的挑战

引言　　生物特征识别技术是指利用人体固有的生理特征或行为特征来进行个人身份鉴别认证的技术。生物特征识别技术包括采用人体固有的生理特征(如人脸、指纹、虹膜、静脉)进行的身份认证技术和利用后天形成的行为特征(如签名、笔迹、声音、步态)进行的身份认证技术。与传统的身份鉴定手段相比，基于生物特征识别的身份鉴定技术具有如下优点：(1)不会遗忘或丢失；(2)防伪性能好，不易伪造或被盗；(3)“随身携带”，随时随地可用。正是由于生物特征身份识别认证具有上述优点，基于生物特征的身份识别认证技术受到了各国的极大重视。生物特征识别技术及其发展趋势　　目前，常用的生物特征识别技术所用的生物特征有基于生理特征的如人脸、指纹、虹膜，也有基于

[嵌入式]

可编程逻辑控制器在机顶盒中的应用

机顶盒市场概览机顶盒市场正经历着前所未有的快速增长，预计在2002年以前每年的需求量都将以百万台的数量级增长。目前机顶盒市场依据网络类型来分有三大应用市场：卫星电视、有线电视和天线电视。除按电视信号发射系统划分外，机顶盒还可按功能不同分为低端、中端和高端。其中：低端机顶盒可将解码后的音频和视频输出到模拟电视或数字电视上；中端机顶盒加入了有限的交互性，可以实现交互式广告和节目安排程序；高端机顶盒可实现高水平的交互功能，如网页浏览和硬盘视频存贮。机顶盒市场是一个变化快，对成本异常敏感的市场。为了提供竟争对手所没有的特性，广播公司必须不断为自己的机顶盒加上新的特征并迅速推向市场。Xilinx的大容量FPGA和CPLD器件

[工业控制]

基于DSP的弧焊逆变电源数字化控制系统

弧焊逆变电源(亦称弧焊逆变器)是一种高效、节能、轻便的新型弧焊电源。目前，采用ICBT作为功率控制器件来提高功率主电路的控制性和稳定性，以8位和16位单片机作为控制核心进行焊接程序控制和焊接参数运算处理，提高了弧焊逆变电源的操作性。数字信号处理器（DSP）的广泛普及和应用，为弧焊逆变电源控制系统的全数字化提供了必要的硬件和软件基础。 DSP与单片机性能比较分析单片机(MCU)广泛应用于家用电器、工业控制和智能终端，主要起控制作用。DSP可高速地实现过去由软件实现的大部分算法。表1比较了典型单片机和DSP的性能指标。由表1可知，与单片机相比，DSP的优势表现为：数据处理能力强、高运算速度、能实时

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■验证并选择心仪MOSFET，探寻选型奥秘！注册、体验双重好礼等你拿~

■评论有奖：元器件采购的秘密法宝，助你做个自带“松弛感”的职场人！

■新栏目器件口碑专辑上线~快来点评吧！

■中星联华直播 | 高速信号完整性分析与测试 — “码”上行动系列线上讲堂