SPI-4接口的时钟方案

发布者:码字徜徉最新更新时间:2011-12-22 关键字:SPI-4接口  时钟方案 手机看文章 扫描二维码
随时随地手机看文章
    面对当今复杂的FPGA设计,时钟是至关重要的,工程的成败往往取决于它。而对于SPI-0接口设计来说,由于输入时钟高于311 MHz,并且是双沿采样的,所以时钟设计显得更加重要。对于Xilinx Virtex-5器件来说,内部提供了全局时钟和区域时钟两大时钟网络,我们分别利用这两大资源来设计SPI-4的时钟方案。全局时钟如图1所示,区域时钟如图2所示。其中,RDCLK是Sink Core的输入时钟,Sysclk为Source Core的参考时钟,TSCLK为Source Core的状态信息通道的输入时钟,用户可以根据实际情况来选择。

  图1 全局时钟

  图2 区域时钟

  此外,TDCLK由SysClkO_GP经过FPGA的IO模块内的ODDR输出。

关键字:SPI-4接口  时钟方案 引用地址:SPI-4接口的时钟方案

上一篇:SPI-4接口的数据处理
下一篇:Coo1Runner-Ⅱ器件I2C接口协议

小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved