基于PCI9820和GP2015的GPS信号采集与频谱分析

发布者:Serendipity66最新更新时间:2012-01-31 来源: 中国汽车电子网 关键字:PCI9820  GP2015  GPS信号  PCI总线 手机看文章 扫描二维码
随时随地手机看文章

1 引  言

典型GPS接收机主要由4部分组成:天线、射频前端、相关器和导航解算模块。为保证GPS接收机的实时处理,关键的基带信号处理模块——相关器一般由专用集成电路来实现。对于软件GPS接收机,其射频前端模块仍由硬件实现,基带处理由软件实现,其软件平台可以是数字信号处理器 (DSP),也可以是通用PC机。采集真实GPS信号,把数据存在普通PC的硬盘上,利用PC丰富的软硬件资源进行软件接收机设计开发,是当前GPS接收机发展的一个活跃的方向。为保证采集GPS数据的有效性,要综合考虑的指标包括采样率、量化位数、数据连续完好性等指标,这是选择数据采集系统的依据。

本文介绍了一种基于PCI。总线的数据采集系统,利用ADLINK公司生产的PCI9820数据采集卡,实现对ZARLINK公司的射频模块GP2015输出的中频GPS数据的采集,数据存到硬盘上,以便后续的GPS基带信号处理以及定位解算工作。数据采集处理系统框图如图1所示。

2 PCI9820数据采集卡介绍

PCI9820 是一块高速、高分辨率、高容量的PCI总线数据采集卡,配备两路模拟输入端,具备同步采集的功能。它提供60 MHz的内部时钟基准,内部时钟基准下,当两组模拟输入同时工作时,最高采样率为60 MS/s,而外部钟基准下可达到65 MS/s;而当选取一路模拟输入,若启用“乒乓”模式,内部时基下采样率高达120 MS/s,外部时基下采样率可以达到130 MS/s。

PCI9820 具备14 b的分辨率,14 b的A/D分辨率使得PCI9820在时域和频域应用方面较为理想。输入的范围可由软件选择,提供-1~1 V或是-5~5 V两种范围。输入阻抗可以通过手动跳线位于板卡背面的J6和J7,提供两种选择,分别为50 Ω和1 MΩ。

PCI9820 可以提供多样的触发选择,触发源包括软件触发、模拟触发与数字触发。模拟触发功能提供多种触发条件的选择,数字触发则提供上升沿触发与下降沿触发两种选择。可获得的触发模式有后触发、预触发、延时触发和中间触发。对于有极短暂间隔的连续触发事件,可以用重复触发模式获取数据。在应用多卡同步功能时, PCI9820可以接受来自于SSI接VI及外部SMB接口的5 V/TFL数字触发信号,并且多卡共用时钟及触发信号。

PCI9820延续凌华在DAQ-2000系列上的设计,提供自动校正功能,使用者只要通过一个软件指令,就可以激活PCI9820上的自动校正功能,完成模拟输入信道的校正工作,不需要任何繁杂手工操作。[page]

PCI9820 在数字设计方面,采用标准的SODIMMSDRAM来储存资料。因为PCI9820的单一信道所产生的数据流,已超过了33 MHz、32 b PCI总线的频宽,所以数据在传输到计算机之前都记录在板载SDRAM中,然后再通过总线控制DMA传输到主机内存中。当数据的速度超过PCI总线带宽时,板卡上的内存容量相对就显得重要。PCI9820的标准版本配备64 MB的内存,最高可支持到512 MB,可提供单一信道采集频率达130 MS/s时,长达数秒的储存空间。如果板卡的数据输出小于PCI带宽,PCI9820可以配置板载3k采样数量的FIFO旁路SDRAM,完成直达主机内存的实时数据传输。在一个多用户或者多任务操作系统中,单独分配一块大的连续的内存用于DMA传输是很困难的,所以PCI9820提供了聚散DMA功能,它能把分散的内存块连接成一个互连的表列,从而可以不受分散小容量内存块的影响实现大容量数据传输。其结构框图如图2所示。

3 GPS射频芯片GP2015简介

GP2015 是ZARLINK公司生产的TQFP封装的小型射频前端芯片。GP2015提供一个低功率、低成本和高可靠性的GPS射频前端解决方案。GP2015包括一个片上合成器、混频器、自动增益控制(AGC)和一个提供符号和量级数字输出的量化器,构成一个完整的GPS接收机射频前端电路仅需要极少的外部元件。可以与12信道GPS相关器GP2021或者GP4020等GPS基带处理器配套使用,适合C/A代码全球定位的卫星接收机、时间标准、导航和测量的应用。

射频前端主要由GP2015芯片及外围滤波电路构成。GP2015的输人信号是自天线下行,经前置放大器滤波、放大后的GPS信号 (L1波段为1 575.42 MHz)作为输入信号与锁相环频率合成器产生的第一本振信号(1.4 GHz)混频,经滤波得到差频信号(175.42 MHz)。该信号与第二本振信号(140 MHz)混频,经过声表滤波器中心频率选择得到差频信号(35.42 MItz)。该信号随后进入中频信号主放大器,这一部分由两个AGC(自动增益控制)放大器和三级变频器组成。信号首先经过AGC放大,然后与第三本振信号(31.11 MHz)混频,经过低通滤波器选出中频信号(4.309 MHz)。该中频信号一路送往片内A/D转换器,一路送往管脚1供测试使用。

在片内该中频信号随后进入A/D转换器进行2 b量化后,模拟信号转换为二位数字信号——符号和模(SIGN和MAG),分别表示输出信号的极性和幅度值,它们来自于中频模拟信号通过比较器比较之后实时输出的比较结果。比较结果的输出被基带相关器提供的时钟信号(5.714 Mttz)锁定,锁定后使4.309 MHz的信号变频到1.405 MHz的数字信号。该数字信号输出给基带处理器做进一步处理。

这里使用的是GP2015第一管脚的4.309 MHz的模拟中频信号,送到PCI9820数据采集卡,按照一定采样率,采集得到数字中频GPS信号。

用GP2015 构建射频模块还包括外围滤波器的设计,射频滤波器的作用是滤除带外干扰,特别是滤除1 224.58 MHz的镜像噪声,避免射频前端第一级混频器过载。该滤波器还有助于对900 MHz的移动电话所带来的干扰进行滤除。射频滤波器引入的插入损耗需要由LNA前置低噪放大器做出补偿。具体细节可参考手册及文献[5-7]。

4采样方案及信号频谱分析

4.1 采样方案

GP2015 输出4.309 MHz的模拟中频信号,而GPS的C/A码带宽为2.046 MHz,因此GPS信号所占频带为3.286~5.332 MHz,中频信号的最高频率为fH=5.332 MHz。按照Nyquist低通采样定理,当采样频率fs≥2fH时,就能够从采样后的数据中无失真地恢复出原来的信号,信号在时域的采样等效于在频域的周期延拓,使fs≥2fH就是为了保证采样后的信号频谱不重叠,因此可知采样频率最低为fs=10.664 MHz。但采样频率越高,后端数字基带处理的数据处理量就越大,对实时处理GPS信号带来了困难。所以工程实际中经常使用带通采样技术,降低采样率,有利于简化硬件、降低成本,同时减轻后续数据处理的压力。

对于GPS中频带通信号,其带宽为B=2.046 MHz,只要取fs≥2B的某些值,就可以保证采样后的信号频谱不重叠。这种采样方式就称为带通采样(Band-Sampling),又叫欠采样(Under-Sampling),带通采样频率fs可由下式确定:

其中,fH是带通信号的最高频率,fL是带通信号的最低频率,n为整数,取值范围为2≤n≤fH/(fH-fL)。

对于这里的GPS中频信号,fH=5.332 MHz,fL=3.286 MHz,由式(1)可得:


当n=2时,fs范围:5.332 MHz≤fs≤6.572 MHz,因此在工程实际中,与GP2015配套的基带芯片GP2021(GP4020)提供的采样时钟频率为5.714 MHz,欠采样得到1.405 MHz的数字中频信号。

PCI9820 采集卡的内部时钟基准为60 MHz,可在软件中设定对其进行整数比率的分频,即fs=60/n,n为整数,我们取n=10,得到采样频率fs=6 MHz,按此频率对GPS中频信号采样得到1.691 MHz的数字中频信号。实验中还采用低通采样频率fs=12 MHz进行对比实验。

[page]

4.2 PCI9820双缓冲数据采集模式

在DOS 环境下,一次DMA或中断方式采集数据通常不能超过640 kB。在Windows环境下,一次DMA的数据量依赖于板卡的PCI控制芯片的寻址范围和系统物理内存大小,虽然可能很大但仍无法实现较长时间实时数据采集功能,而PCI9820提供的双缓冲模式可以解决这一问题。

双缓冲一个是循环缓冲,一个是用户缓冲。循环缓冲又分成两个部分。采集的数据先写入循环缓冲区,当半满时,循环缓冲区的前半部分写入到用户缓冲区中。采集的数据继续向循环缓冲区的后半部分写入。当循环缓冲区全写满时,循环缓冲区的后半部分数据再写入用户缓冲区中,此时,采集的数据会继续写入循环缓冲区的前半部分。如此反复,每半满一次,循环缓冲区的前或后半部分就会被写到用户缓冲区中去,从而达到连续高速采集的功能。值得注意的是,双缓冲方式涉及到内存的频繁读写,因此当采样速率很高或是系统任务很繁忙的时候,可能会出现数据丢失现象。具体程序设计可参考例程和文献[3,4]。

4.3 采样信号分析

按照前面介绍的采样频率方案以及PCI9820的双缓冲数据采集模式,我们对GP2015的中频信号进行采集,数据存在计算机硬盘上,在Matlab软件平台下对这些数据进行时频分析,并进行捕获跟踪处理。

结果表明当采样频率为6 MHz和12 MHz时,数据连续可靠,为后续软件基带处理提供了真实可靠的数据。图3,图4分别为采样频率为6 MHz和12 MHz的信号频谱图,图5为以6 MHz进行采样的数据进行相关捕获运算,得到的9号卫星捕获结果图,表明数据完好可用。


5 结语

利用PCI9820高性能数据采集卡和GP2015射频模块构建的GPS数据采集系统,利用该系统实现了对GPS信号长时间连续采集,并对数据进行了分析处理,结果表明数据连续完好,可用于后续基带处理,实现了软件GPS接收机,也为其他带通信号的采集处理提供了参考。

 

 

关键字:PCI9820  GP2015  GPS信号  PCI总线 引用地址:基于PCI9820和GP2015的GPS信号采集与频谱分析

上一篇:基于单片工业控制微机的无线式键盘接口设计
下一篇:基于HID类的USB人机接口设计

推荐阅读最新更新时间:2024-05-02 21:52

PCI总线接口技术及其在高速数据采集系统中的应用
    摘要: 一种基于PCI总线的高速数据采集传输系统的实现,讨论了PCI总线控制器9054的性能及三种传输模式,提供了该系统的硬件实现和采用DMA传输方式实现数据传输的设计。     关键词: PCI总线 PCI 9054总线控制器 DMA 数据采集是数字信号处理中非常重要的环节。对于不同的任务,数据采集要达到的技术指标也不相同。对于瞬态信号,雷达信号和图像处理都需要几MB/s甚至几十MB/s的超高速采集速率。目前用于PC机的数据采集卡大部分是基于ISA总线的,这种结构的最大缺点是传输速率太低,不能实现数据的实现高速传输。PCI总线推出后,以其突出的性能备受计算机和通信业界的青睐,将取代以往的总线,
[嵌入式]
传Intel已下PCI总线逐客令
自从1993年正式面世以来,PCI总线已经度过了17年的岁月,不过最近有消息传出称业界巨头Intel已经向这种总线标准下了逐客令,他们生产的下一 代性能/主流/低端芯片组产品将不再原生支持这种总线标准,具体一点说,就是Intel用于与下一代处理器架构 Sandy-Bridge配合的P67/H67/H61主板芯片组将不再支持这种总线标准,不过面向企业级应用的Q67/ Q65/B65则会继续支持PCI总线标准。 乍一看Intel这种决定似乎并不会对用户造成什么影响,但是大家不要忘记目前很多主板上的集成声卡,网卡,还有很多扩展卡都是基于PCI总线标准的,所以Intel的这种举动恐怕会给需要使用这种设备的用户带来一些麻烦。
[嵌入式]
泛华恒兴再添PCI总线数据采集卡
继成功推出PXI总线数据采集卡PS PXI-3354后,北京泛华恒兴科技有限公司(简称:泛华恒兴)近日又推出了以PCI总线为接口、带隔离功能的多功能数据采集卡——PS PCI-3354。 PS PCI-3354提供16路信号模拟输入通道,差分8路,内置18位ADC分辨率,单通道采样速率最高位1.25MS/s,多通道共享采样速率最高为1MS/s。4路同步模拟输出,内置16位ADC分辨率,数据更新速率最高位200KS/s。同时,该模块还配有16路数字输入输出端口,2路计数器。 为有效防止被测量系统共模电压的引入,模拟输入输出、数字输入输出及计数器与主控侧电路采用了电器隔离,隔离耐压大于560V,适用于自动化测试测量、医疗图像、传感
[家用电子]
泛华恒兴再添<font color='red'>PCI总线</font>数据采集卡
SOPC实现的PCI总线高速数据传输系统
    PCI (Peripheral CompONent Interconnect)总线,即外围部件互连总线,是目前应用最广泛的一种高速同步总线,在32位总线宽度33Mz时钟下,其理论最大传输速率可达132Mbyte/s (64位总线宽度66MHz时可达到528Mbyte/s),因此成为上述侦察接收系统中高传输速率、低成本PC接口的首选实现方式。目前,实现PCI总线接口的常用方法有两种:一是采用专门的PCI桥芯片实现PCI接口,如PLX公司的PCI905X系列芯片等;二是使用可编程芯片实现PCI接口。   本文提出一种采用可编程片上系统(SySTem-On-Programmable-Chip,SOPC)实现侦察接收机PCI总线高
[嵌入式]
PCI总线及其接口芯片的应用
    摘要: 介绍PCI总线的特点,对现有的PCI总线的接口设计方法进行分析;介绍PCI接口芯片CY7C09449PV的结构及其与数字信号处理器TMS320C32之间接口电路的设计,提出一种基于PCI和C32的数据采集与处理系统的设计方案。     关键词: PCI总线 CY7C09449PV DSP C32 PCI(Peripheral Component Interconnect)总线是一种高性能局部总线,是为了满足外设间以及外设与主机间高速数据传输而提出来的。在数字图形、图像和语音处理,以及高速实时数据采集与处理等对数据传输率要求较高的应用中,采用PCI总线来进行数据传输,可以解决原有的标准总线数据传
[应用]
存储器域与PCI总线
HOST主桥的实现因处理器系统而异。PowerPC处理器和x86处理器的HOST主桥除了集成方式不同之外,其实现机制也有较大差异。但是这些HOST主桥所完成的最基本功能依然是分离存储器域与PCI总线域,完成PCI总线域到存储器域,存储器域到PCI总线域之间的数据传递,并管理PCI设备的配置空间。 上文曾经多次提到在一个处理器系统中,存在PCI总线域与存储器域,深入理解这两个域的区别是理解HOST主桥的关键所在。在一个处理器系统中,存储器域、PCI总线域与HOST主桥的关系如图2‑1所示。   上图所示的处理器系统由一个CPU,一个DRAM控制器和两个HOST主桥组成。在这个处理器系统中,包含CPU域、DRAM域、存储器
[嵌入式]
基于DSP的PCI总线CAN适配器设计
   1 引 言   CAN总线是一种开放式、数字化、多点通信的串行总线,是一种具有较高性价比、能满足分布式控制要求的现场总线,在控制领域得到广泛采用。CAN的速率可达到1 Mb/s/40 M,最大传输距离可达10 km/5 kb/s。为了扩展CAN总线的监控、管理功能,需要一种实时、可靠的CAN总线PC适配器,实现对CAN总线监视、控制和操作。本文利用TMS320LF2407芯片自带CAN模块,设计成CAN的一个特殊节点。使其即能通过PCI接口同PC机进行数据交换,又能独立与PC机自主运行。    2 适配器的硬件设计   2.1 CAN接口实现   以往CAN总线适配器多数采用Intel82527、Philips
[嵌入式]
基于CPCI总线的智能A/D,D/A模块设计
在工业控制领域,为了实现采集和控制功能,经常会使用到A/D,D/A模块。在实际使用中A/D,D/A模块和主机之间通信方式可以有很多选择。比如RS 232,RS 422,网络等接口方式。在该设计中A/D,D/A模块通过CPCI总线与主机通信,通过A/D接口采集数据,经过伺服控制软件处理,输出模拟量驱动执行机构。 从而实现一个闭环的控制。另外通过对DSP软件的修改,该模块还可以单独实现A/D或者D/A功能。 该设计中A/D,D/A模块具备以下功能: (1)提供2路16位A/D,输入信号范围±5 V,精度要求小于士16 LSB; (2)提供2路16位D/A,输出信号范围±5 V,精度要求小于土8 LSB,受系统复位控制; (3)
[电源管理]
基于C<font color='red'>PCI总线</font>的智能A/D,D/A模块设计
小广播
热门活动
换一批
更多
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved