由于更高的集成度、更快的处理器运行速度以及更小的特征尺寸，内核及I/O电压的负载点(POL)处理器电源设计变得越来越具挑战性。处理器技术的发展必须要和POL电源设计技术相匹配。对当今的高性能处理器而言,5年或10年以前使用的电源管理解决方案可能已不再行之有效。因此，当为德州仪器(TI)的DaVinci数字信号处理器(DSP)进行POL电源解决方案设计时，充分了解基本电源技术可以帮助克服许多设计困难。本文以一个基于TI电源管理产品的电源管理参考设计为例，讨论一系列适用于DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术。
大型旁路去耦电容
处理器所使用的全部电流除了由电源本身提供以外，处理器旁路和一些电源的大型电容也是重要来源。当处理器的任务级别(level of activity)急剧变化而出现陡峭的负载瞬态时，首先由一些本地旁路电容提供瞬时电流，这种电容通常为小型陶瓷电容，可快速响应对负载变化。随着处理速度的增加，对于更多能量存储旁路电容的需求变得更为重要。另一个能量来源是电源的大电容。为避免出现稳定性问题，一定要确保电源的稳定性，且可利用增加的旁路电容正确地启动。因此，必须保证对电源反馈回路进行补偿以适应额外的旁路电容。电源评估板(EVM)在试验台上可能非常有效，但在负载附近增加了许多旁路电容的情况下，其性能可能会发生变化。
作为一个经验法则，可以通过在尽可能靠近处理器电源引脚的地方放置多个0603或0402电容(60用于内核电压，而30则用于DM6?43的I/O电压)，将DaVinci电源电压的系统噪声进行完全去耦。更小型的0402电容是更好的选择，因为其寄生电感较小。较小的电容值(如560pF)应该最接近电源引脚，其距离仅为1.25cm。其次最接近电源引脚的是中型旁路电容(如220nF)。TI建议每个电源至少要使用8个小型电容和8个中型电容，并且应紧挨着BGA过孔安装(占用内部BGA空间，或者至少应在外部角落处)。在更远一点的地方，可以安装一些较大的大型电容，但也应该尽可能地靠近处理器[1]。
浪涌电流
具有大旁路电容的电源存在启动问题，因为电源可能无法对旁路电容充电，而这正是启动期间满足处理器要求所需要的。因此，在启动期间，过电流可能会引起电源的关断，或者电压可能会暂时下降(变为非单调状态)。一个很好的设计实践是确保电压在启动期间不下降、过冲或承受长时间处于高压状态。为减少浪涌电流，可通过增加内核电压电源的启动时间，来允许旁路电容缓慢地充电。许多DC/DC调节器都具有独特的可调软启动引脚，以延长电压斜坡时间。如果调节器不具有这种软启动引脚，那么可利用一个外部MOSFET以及一种RC充电方案，从外部对其进行实施。
本文推荐使用一种带有电流限制功能的DC/DC调节器，来帮助维持单调的电压斜坡。采用软启动方案有助于满足DaVinci处理器的排序要求。
上电排序
越来越多的处理器厂商提供推荐的内核及I/O上电排序的时序准则。一旦获知时序要求，POL电源设计人员便可选择一种适当的技术。对双路电源上电和断电的方法有很多种，其中顺序排序和同时排序是最为常用。
当在内核和I/O上电之间要求一个较短的毫秒级时间间隔时，可以采用任何顺序实施顺序排序。实施顺序排序的一种方法是只需将一个稳压器的PWERGOOD引脚连接至另一个稳压器的ENABLE引脚。当内核和I/O电压差在上电和断电期间需要被最小化时，就需要使用同时排序。为实施同时排序，内核和I/O电压应彼此紧密地跟踪，直到达到较低的理想电压电平。此外，较低的内核电压达到了其设定值要求，而较高的I/O电压将可以继续上升至其设定值[2]。
在自升压模式中，DaVinci处理器要求对CVDD和CVDDDSP内核电源进行同时排序。在主机升压模式中，CVDD必须斜坡上升，并在CVDDSP开始斜坡上升以前达到其设置值(1.2V)。作为一个最大值，CVDDDSP电源必须在关闭(开启)“始终开启”和DSP域之间的短路开关以前上电。可以以任何顺序启动I/O电源(DVDD18、DVDDR2和DVDD33)，但必须在CVDD电源100ms的同时达到设定值[3]。
稳压精度
影响电源系统的电压容差有几个因素，其中电压基准精度是最重要的一个因素，可在电源管理器件的产品说明书中找到其规范。新型稳压器要求达到±1%的精度或更高的温度基准精度。一些成本较低的稳压器可能要求±2%或±3%的基准电压精度。请在产品说明书中查看稳压器厂商的相关规范，以确保稳压精度可以满足处理器的要求。另一个影响稳压精度的因素是稳压器外部反馈电阻的容差。
在要求精确容差值的情况下，推荐使用±1%的容差电阻。另外，在将这种电阻用于编程输出电压时，将会带来额外±0.5%的容差，具体的计算公式为：输出电压精度=2*(1-VREF/VOUT)*TOLRES
第三个影响因素是输出纹波电压。一个优良的设计实践是针对低于1%输出电压的峰峰输出电压进行设计，它可使电源系统的电压容差增加±0.5%。假设基准精度为±2%，那么这三个影响因素加在一起将使电源系统精度为±3%。
DaVinci CVDD电源要求一个可带来±4.2%精度、50mV容差的1.2V典型内核电源。3.3V DVDD电源具±4.5%精度、150mV的容差，而1.8V DVDD电源则具有±5%精度、90mV的容差。使稳压器靠近负载以减少路径损耗非常重要。需要注意的是，如果电源具有3%的容差，且处理器内核电压要求4.2%容差，则必须对去耦网络进行设计，以便实现1.2V电压轨[4]的1.2%精度或14mV容差。
[page]
历史经验数据显示，内核电压随着处理技术的发展而不断降低。对内核电压稍作改变，便可提供更高的性能，或节省更多电量。选择一个具有可编程输出电压和±3%以内输出电压容差的稳压器是一种较好的设计方法。相比从零开始重新设计一种全新的电源，简单的电阻器变化或引脚重新配置要容易得多。因此，最好选择一款可以支持低至0.9V或更低输出电压的稳压器，以便最大化地重用，并帮助简化TI片上系统(SoC)器件未来版本的使用。
参考设计
我们构建了若干个电源管理参考设计，并进行数字音频/视频应用的测试。这些设计均采用TI的TMS320DM6?43和TMS320DM6?46处理器，这些处理器能满足排序、电压精度和启动要求。图1是12V电源的参考设计电路图。该设计采用TPS62111同步降压转换器、TPS62040同步降压转换器以及TPS73618低压降调节器，它们分别提供3.3V、1.2V和1.8V电压轨。这种参考设计包含一个简单的外部MOSFET、电阻和电容延迟电路，以使3.3V电压轨能满足自升压模式排序方案要求。TPS62040不但提供1.2V的内核电压，而且还可满足引脚5软启动电容的排序要求。这种解决方案的容差为±3%，效率在90%以上。为满足主机升压模式排序方案要求，可以将一个类似的MOSFET、电阻以及电容电路增加到1.2V电压轨。
历史经验数据显示，内核电压随着处理技术的发展而不断降低。对内核电压稍作改变，便可提供更高的性能，或节省更多电量。选择一个具有可编程输出电压和±3%以内输出电压容差的稳压器是一种较好的设计方法。相比从零开始重新设计一种全新的电源，简单的电阻器变化或引脚重新配置要容易得多。因此，最好选择一款可以支持低至0.9V或更低输出电压的稳压器，以便最大化地重用，并帮助简化TI片上系统(SoC)器件未来版本的使用。
图1：12V电源的参考设计电路图。
图2：轨电压复位和电压监控电路。
本文小结
一旦充分了解去耦、排序和容差要求，为DaVinci处理器设计一款电源解决方案就变得非常简单明了。在为所有高性能处理器设计电源时，坚持使用上述技术是相当不错的设计实践。如果还需要其他支持，可从TI获取一些参考设计以加速产品上市进程。
如何选择汽车电子系统中的处理器
嵌入式网络那些事：LwIP协议深度剖析与实战演练
京公网安备 11010802033920号