PCI Express体系结构概述

发布者:码农闲散人最新更新时间:2015-08-21 来源: eefocus关键字:PCI  Express体系  结构概述 手机看文章 扫描二维码
随时随地手机看文章
虽然PCI总线取得了巨大的成功,但是随着处理器主频的不断提高,PCI总线提供的带宽愈发显得捉襟见肘。PCI总线也在不断地进行升级,其位宽和频率从最初的32位/33MHz扩展到64位/66MHz,而PCI-X总线更是将总线频率提高到533MHz,能够提供的最大理论带宽为4263MB。但是PCI总线仍无法解决其体系结构中存在的一些缺陷。PCI总线面临着一系列挑战,包括带宽、流量控制和数据传送质量等。

PCI总线的最高工作频率为66M,最大位宽为64b,从理论上讲,PCI总线可以提供的最大传输带宽为532MB。然而PCI总线作为一个共享总线,在其上的所有PCI设备必须要共享PCI总线的带宽。同时由于PCI总线的协议开销,导致PCI总线可以实际利用的数据带宽远小于其峰值带宽。

PCI总线采用提高总线位宽和频率的方法增加其传输带宽。但是这种方法从性能价格比的角度上看,并不是最优的。数据总线位宽的提高将直接影响芯片的生产成本,64位的PCI总线接口需要设计者使用更多的芯片引脚,从而导致64位的PCI总线接口芯片的价格远高于32位的PCI总线接口芯片。与32位PCI总线接口相比,设计者还需要使用更多的印制板层数来实现64位PCI总线接口。

而提高总线频率,除了给硬件工程师带来了一系列信号完整性的问题之外,更直接影响PCI总线的负载能力。一条33MHz的PCI总线最多可以驱动10个负载,而66Mhz的PCI总线最多只能驱动4个负载。因此片面提高PCI总线的频率和位宽,并不能有效地提高PCI总线的带宽。

除此之外PCI总线在设计之初并没有考虑服务质量的问题。有些实时数据采集卡,音频或者视频的多媒体应用需要PCI总线提供额定带宽,而PCI总线上的设备只能轮流使用PCI总线,当一个设备长期占用PCI总线时,将阻止其他PCI设备使用PCI总线,从而影响了PCI总线的传送质量。

基于以上几个原因,PCI总线在某种程度上说并不能完全适应现代处理器系统的需要,而使用PCIe总线可以有效解决PCI总线存在的一些问题。首先PCIe总线可以提供更大的总线带宽,PCIe V3.0支持的最高总线频率为4GHz,远高于PCI-X总线提供的最高总线频率。

其次PCIe总线支持虚通路VC(Virtual Channel)技术,优先级不同的数据报文可以使用不同的虚通路,而每一路虚通路可以独立设置缓冲,从而相对合理地解决了数据传送过程中存在的服务质量问题。

PCIe总线由若干层次组成,包括事务层、数据链路层和物理层。PCIe总线使用数据报文进行数据传递,这些数据报文需要通过PCIe总线的这些层次。PCIe总线的这种数据传递方式与互联网使用TCP/IP协议进行数据传递有类似之处。

实际上在互联网中存在的许多概念也存在于PCIe总线中,如交换、路由和仲裁机制等,不过这两者之间在实现上的最大不同在于前者主要使用软件程序实现其协议栈,而后者使用硬件逻辑实现。

半导体工艺的逐步提高,使得更多的软件算法可以使用硬件逻辑来实现,这给从事IC Design的工程师带来了巨大的挑战,因为他们使用Verilog/VHDL程序书写的算法,之前是使用C或者是C++这样的高别语言实现的。

PCIe总线在系统软件级与PCI总线兼容,基于PCI总线的系统软件几乎可以不经修改直接移植到PCIe总线中。绝大多数PCI/PCI-X总线使用的总线事务都被PCIe总线保留,而PCI设备使用的配置空间也被PCIe总线继承。基于PCI体系结构的系统编程模型,几乎可以在没有本质变化的前提下,直接在PCIe体系结构中使用。

但是从体系系统的角度上看,PCIe总线还是增加了一些新的特性,其中一些特性不仅仅是称呼上的变化,而且在功能上也得到了增强。如在PCIe体系结构中出现的RC(Root Complex)。RC的主要功能与PCI总线中的HOST主桥类似,但是在HOST主桥的基础上增加了许多功能。

在不同处理器系统中,RC的实现方式不同,因此仅仅用PCIe总线控制器称呼RC是不够的,实际上PCIe总线规范对RC并没有一个合适的解释。RC本身也是随处理器系统的不同而不同,是一个很模糊的概念。

Intel并没有使用PCIe总线控制器,而是使用RC管理PCIe总线,基于深层次的考虑。在x86处理器体系结构中,RC并不仅仅管理PCIe设备的数据访问,而且还包含访问控制、错误处理和虚拟化技术等一系列内容。因此使用PCIe总线控制器统称RC,在x86处理器体系结构中,并不合适。

在PCIe总线中,还有一些特性与PCIe总线协议的实现相关。与PCI总线相比,PCIe总线使用端到端的连接方式,添加流量控制机制,并对“访问序”做出了进一步优化。虽然从系统软件的角度上看,PCI总线与PCIe总线基本一致。但是从硬件设计的角度上看PCIe总线完全不同于PCI总线,基于PCIe总线各类设备的硬件设计难度远大于基于PCI总线的对应设备的设计难度。

目前PCIe总线规范,依然在迅猛发展,但并不是所有PCIe设备都支持这些在PCIe总线的最新规范中提及的概念。一般说来,PCIe总线规范提出的新的概念,最先在x86处理器系统的Chipset和Intel设计的EP中出现。
关键字:PCI  Express体系  结构概述 引用地址:PCI Express体系结构概述

上一篇:I2C器件(复制)
下一篇:PCI-X总线简介

推荐阅读最新更新时间:2024-05-02 23:54

TMS320C6452:高性能低成本DSP
  TI推出高性能、低成本 TMS320C6452 DSP,该产品提供了优化的性价比方案,可满足目前处理密集型多通道基础局端与医疗成像系统的要求。凭借此产品,电信接入基础设备的设计人员能在成本不变的情况下,将 VoIP 与会议通道数提高一倍,从而降低系统成本与功耗,并提高整体性能。   C6452 DSP 采用 TI 的增强型 TMS320C64x+内核,与 C6415T 相比,其L1缓存提高了一倍,L2 缓存提高了 40%,从而为客户轻松添加差异化特性预留了充分的空间。C6452 DSP 还包含两个千兆以太网 MAC 端口与一个千兆交换开关,从而大幅提高了多芯片设计的效率,通过自动监控数据流确保了只有适当的数据包才可占用 DS
[安防电子]
高速视频信号的光纤传输系统设计
  高帧频的视频信号不同于普通视频信号,如果采用模拟信号方式传输,它的模拟带宽达到了几十兆甚至一两百兆,这样很难实现远距离传输。而光纤传输容量大、质量高和不易受干扰等特点,在高速数字传输系统中得到了广泛应用。目前国内外针对普通视频信号的光纤传输系统已相当多 ,而对非标准的高帧频视频信号光纤传输系统少有报道,特别是两路或多路高帧频视频的单根光纤传输实现则未见报道。   在本文中需要实现两路256×256像素每秒1000帧高速视频信号远距离传输。对于高帧频摄像机,由于它帧频很高,通常采用多路并行的信号输出方式降低数据率,最后通过复用合成为视频信号 。为实现远距离传输,文中提出采用数字光纤的复用、解复用和计算机PCI技术实现两路高帧频视频
[嵌入式]
PCI、AGP、PCI-E 总线带宽的计算方法
PCI、AGP、PCI-E 总线带宽的计算方法总线是一组进行互连和传输信息(指令、数据和地址)的信号线。主要参数有总线位宽、总线时钟频率和总线传输速率。 ※总线位宽决定输入/输出设备之间一次数据传输的信息量,用位(bit)表示,如总线宽度为8位、16位、32位和64位。 ※总线时钟频率是总线的工作频率,以 MHz 表示。 ※总线传输速率是总线上每秒钟所能传输的最大字节数。通过总线宽度和总线时钟频率来计算总线传输速率。 一. 并行总线。 并行总线带宽(MB/s) = 并行总线时钟频率(MHz) * 并行总线位宽(bit/8 = B) * 每时钟传输几组数据(cycle) ●PCI 总线位宽是 32位,总线频率 33 MHz,每时钟传
[嵌入式]
用FPGA构建PCI Express端点器件的平台
  PCI Express是一种使用时钟数据恢复(CDR)技术的高速串行I/O互连机制。PCI Express Gen1规范规定的线速率为每通道2.5Gbps,可以让您建立具备单通道(x1)链路2Gbps(经8B/10B编码)直至32通道64Gbps吞吐量的应用。这样,就能在保持或改进吞吐量的同时,显著减少引脚数量。另外,还可以减小PCB的尺寸、降低迹线和层的数量并简化布局和设计。引脚数量减少,也就意味着噪声和电磁干扰(EMI)降低。CDR消除了宽并行总线中普遍存在的时钟-数据歪斜问题,简化了互连实现。   PCI Express互连架构主要针对基于台式/膝上(PC)的系统。但就像PCI一样,PCI Express也很快转
[测试测量]
基于PCI-9846的电子时间引信通用测试系统设计
电子时间引信是一种使用比较广泛的引信产品,用来为子母式弹药的母弹开舱提供控制信号,是远程压制武器系统的主要装备。电子时间引信作为一种高度集成的电子引信,其工作性能必须经过严格的测试,才能提供用户使用。   各种电子时间引信产品均配备有专用的测试仪器完成性能测试,但过去采用的传统仪器测试模式随着电子时间引信技术的发展,暴露出了效率低、精度差和检出率低等问题,而且各种型号电子时间引信的测试设备之间不具备通用性和互换性,因此急需设计一种新的通用测试系统来解决这些问题。   电子时间引信的工作原理及测试系统要求   电子时间引信是用来为子母式弹药提供起爆发火信号的部件,其工作原理为:弹药发射前首先由参数装定器为其装定火控系统解算出的
[测试测量]
基于<font color='red'>PCI</font>-9846的电子时间引信通用测试系统设计
一种基于Compact PCI总线的数据采集系统设计
引言   数据采集的实时性和可靠性是关系工业控制系统性 能的重要因素,数据采集系统的速率主要取决于A/D转换、通信接口和总线传输的速率。 TI公司推出的DSP芯片TMS320F2812具有很高的工作频率和丰富的外设资源,能够满足采集系统的实时性要求,同时又降低了系统设计的成本。Compact PCI总线作为PCI总线向工业控制领域的拓展,除了 具备高速的传输速率,还具备优良的机械特性和电气特性。本文研制了一种基于Compact PCI总线的数据采集系统,系统以DSP作为控制核心,可以进行模拟信号采集、并行接口和串行接口的数据信号的采样。 1 Compact PCI总线简介   Compact PCI总线与PCI标准完全
[嵌入式]
安捷伦科技推出PCI EXPRESS Jammer
      (北京,2009年2月9日),安捷伦科技公司(NYSE:A)日前宣布推出在线误码注入工具(Jammer),用于进行 PCI EXPRESS® (PCIe) 协议测试。Jammer 采用了突破性的 PCIe 测试理念,是一种创新的测试工具,可帮助开发人员缩短测试周期和加快器件的上市速度。       PCI EXPRESS现已成为所有高性能应用(包括服务器、存储器、外设、图形应用和成像应用)进行互连的最佳选择。PCIe系统和设备的设计人员正面临着巨大的压力,他们需要开发更可靠的系统,并确保这些系统能够与飞速增加的PCIe设备实现互通。       Agilent N5323A PCIe Jammer攻破了上述难题
[测试测量]
PCI总线接口技术及其在高速数据采集系统中的应用
    摘要: 一种基于PCI总线的高速数据采集传输系统的实现,讨论了PCI总线控制器9054的性能及三种传输模式,提供了该系统的硬件实现和采用DMA传输方式实现数据传输的设计。     关键词: PCI总线 PCI 9054总线控制器 DMA 数据采集是数字信号处理中非常重要的环节。对于不同的任务,数据采集要达到的技术指标也不相同。对于瞬态信号,雷达信号和图像处理都需要几MB/s甚至几十MB/s的超高速采集速率。目前用于PC机的数据采集卡大部分是基于ISA总线的,这种结构的最大缺点是传输速率太低,不能实现数据的实现高速传输。PCI总线推出后,以其突出的性能备受计算机和通信业界的青睐,将取代以往的总线,
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved