片上总线Wishbone 学习（九）总线周期之单次写操作-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

异步周期结束方式

单次写操作如图1所示。

在时钟上升沿0，主设备将地址信号ADR_O()、TGA_O()放到总线上，将数据信号DAT_O()、TGD_O()放到总线上，将WE_O置高表示写操作，将适当的SEL_O()信号置高通知从设备数据总线DAT_O()的哪些信号是有效的，将CYC_O和TGC_O置高表示操作正在进行，将STB_O置高表示操作开始。

在时钟上升沿1到达之前，从设备检测到主设备发起的操作，将主设备的ACK_I置高作为对主设备STB_O的响应。

在时钟上升沿1，从设备将DAT_I()和TGD_I()采样；主设备发现ACK_I信号为高，将STB_O和CYC_O置为低表示操作完成；从设备发现STB_O置低后，也将主设备的ACK_I置低。

在图1中，从设备可以在上升沿0和上升沿1之间插入任意多个等待周期。

图1 Wishbone总线的单次写操作(周期异步结束方式)

同步周期结束方式

图2 Wishbone总线的单次写操作(周期同步结束方式)

在时钟上升沿0：

Master在[ADR_O()]和[TGA_O()]发出有效的地址
Master在[DAT_O()]和[TGD_O()]发出数据
Master发出[WE_O]，表明是一个写周期
Master发出有效数据选择信号[SEL_O()]表明哪些数据是有效的
Master发出[CYC_O]和[TGC_O()]表明总线周期的开始
Master发出[STB_O]表明操作的开始

在时钟上升沿1：

Slave检测到主设备发起的操作，准备发出[ACK_I]
Slave准备锁存[DAT_O]和[TGD_O()]
Slave发出[ACK_I]应答[STB_O]，表明数据有效，可以读取数据了
Master发现[ACK_I]，准备结束总线周期

注意：Slave可以在发出[ACK_I]前插入等待周期(-WSS-)，以控制传速度。可以插入任意多个等待周期。

在时钟上升沿2：

Slave锁存[DAT_I]和[TGD_I()]
Master拉低[STB_O]和[CYC_O]，表明总线周期的结束
Slave发现Master拉低[STB_O]，也将[ACK_I]拉低

关键字：片上总线 Wishbone 总线周期单次写操作引用地址：片上总线Wishbone 学习（九）总线周期之单次写操作

上一篇：片上总线Wishbone 学习（八）总线周期之单次读操作
下一篇：片上总线Wishbone 学习（十）总线周期之块读操作

推荐阅读最新更新时间：2024-05-03 00:01

基于WISHBONE总线的FLASH闪存接口设计

摘要：本文简要介绍了AMD公司Am29LV160D芯片的特点，并对WISHBONE总线作了简单的介绍，详细说明了FLASH memory 与WISHBONE 总线的硬件接口设计及部分Verilog HDL程序源代码。关键词：闪存；接口；WISHBONE； FPGA 引言 ---随着半导体工艺技术的发展，IC设计者已能将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，即SoC芯片。对片上系统(SoC)数据记录需要低功耗、大容量、可快速重复擦写的存储器。常用的介质主要有：动态存储器（DRAM）、静态存储器（SRAM）和闪速存储器（FLASH MEMORY）。DRAM容量大，但需要不断刷新才能

[缓冲存储]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源

■有奖直播报名:大联大世平集团&恩智浦 | AI 无所不在，单板电脑也可以

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■Follow me第二季第4期来啦！与得捷一起解锁蓝牙/Wi-Fi板【Arduino Nano RP2040 Connect】超能力！