基于FPGA的永磁同步电机控制器设计

发布者:真瓷堂最新更新时间:2016-12-28 来源: eechina关键字:FPGA  永磁同步电机  控制器 手机看文章 扫描二维码
随时随地手机看文章

1 引言

国内普遍采用TM320系列的DSP器件作为永磁同步电机控制系统的主控制器,因CPU负载过重导致系统实时性降低的问题日益显著。采用具有并行工作特性的FPGA器件作为主控制器能够提高系统实时性。因此,这里给出一种基于FPGA的永磁同步电机控制器设计方案。

FPGA器件内嵌NiosⅡCPU软核的SoPC是Altera公司首创的SoC解决方案。将SoPC应用到电机控制中,是当前的研究热点。FPGA依靠硬件逻辑门工作,NiosⅡ处理器依靠执行软件程序工作。而在电机控制中实现软硬件协同工作则是设计的难点和创新之处。本设计需要特别注意软硬件协同工作的时序控制。软硬件之间信号的交换需按严格时序进行控制。

2 片上系统规划

片上系统功能总体规划为电机硬件驱动和NiosⅡ系统模块两部分,前者主要完成速度外环,电流内环的双闭环运算;而后者主要完成按键输入、LED数码管显示、电机驱动器参数设置和传输以及上位机通信。

3 系统硬件设计

3.1 NioslI系统模块

3.1.1 Nios lI系统模块的设计

在QuaauslI的SoPC builder中调出nioslI软核。调用4个用于输出的PIO核,挂接到Avalon总线上,作为信号输出I/O端口,这4个PIO核分别是 start(启动电机信号),Data(16位,电机参数值),ec(8位,参数寄存器使能信号),choice(3位,多路选择信号)。调用6个作为输入的PIO核用以按键输入。设置中断掩码寄存器为中断有效,边沿捕获寄存器为上升沿检测。按键经FPGA引脚,用户设计硬件防抖动后,产生一个上升沿信号,启动NioslI处理器中断,执行相应中断功能。调用异步串口UART内核,实现与上位机通信,设置其波特率同定,UART通过中断请求实现数据通信功能。图1和图2分别给出Niosll系统结构框图和其电路原理图。

 

 

3.1.2 NiosⅡ系统软件设计

该系统设计的软件程序主要在Nios IED软件中编辑调试,实现按键中断程序,按键如下:reset(复位),start/stop(启动和暂停),choose(参数选择),increase(参数值的增量),de-crease(参数值的减量),transmit(参数的传输);并实现串口通信中断程序。图3为 NiosⅡ处理器软件执行流程。

 

这里只给出 stait按键中断软件程序代码,而choose,in-crease,decrease,transmit程序与之相同。

int main(void)
{ alL_irq_register(start_IRQ,start_BASE,start_ISR);//按键
start 的中断注册
IOWR_ALTERA_AVALON_PIO_IRQ_MASK(start_BASE,
0x01);//开启中断使能;
IOWR_ALTERA_AVALON_PIO_EDGE_CA(start_BASE,
0x00)://清除捕获寄存器;
//只给出start变量(用于启动电机)初始化,并写入输出
寄存器:其他变量初始化相同;
Unsigned start=0;
. IOWR_ALTERA_AVALON_PIO_data(start_BASE,start);
//变量写入输出 PIO寄存器;
While()
}

3.2 电机硬件驱动模块

电机硬件驱动模块实现clark,park,i_park坐标变换,PI调节器,SVPWM产生器,转速检测等硬件模块等双闭环结构。由于上述各个模块设计比较简单常见,因此,这里主要介绍SoPC时序控制部分。Reset按键为全局复位。复位后系统软件从主程序入口开始执行;而此时硬件驱动模块中的两个状态计数器为“-1”。这两个计数器计数时间对应50μs和1 ms,分别对应于电流环和速度环的采样时间。一旦检测到来自NiosⅡ处理器的start高电平信号,该信号作为计数使能信号,这两个计数器从“0”开始计数,计数为“0”时产生一个高电平脉冲信号,电流环计数器脉冲用于锁存SVPWM中的Ta,Tb,Tc(三相占空比信号),并启动A/D转换。速度环的计数器脉冲锁存一个反馈速度信号,然后计数器循环计数。

仿真结果

该系统设计对电机驱动部分进行开环验证。给定uq(旋转坐标中的力矩分量)为2 048(16位Q12的定点),ud(旋转坐标中的励磁分量)为0。正余弦两个查找表各有720个地址,相邻地址相差0.5°。每相隔50μs查找地址增量为l,即电机每隔50μs转过0.5°,约为1 666 r/m。在QuartusⅡ中进行时序仿真可得到如图4和图5所示的波形。

 

由图4可知,A相上桥臂在每个PWM周期的占空比不同,具有从增到减,从减到增的规律;从图5可知,器件实际工作时,上下桥臂死区时间为2μs,而且死区时间可采用NiosⅡ处理器设置。由于有死区时间的控制,该PWM可接入电机进行开环调试。

5 结论

本设计的SoPC器件已产生PWM波,用于开环验证,为后续闭环验证提供条件。FPGA在高速数字信号处理领域逐显优越,且SoC已成为集成电路发展的主流,而SoPC是SoC一种灵活的解决方案。其具有软硬件协同工作,合理分配软硬件功能等特点,从而能够快速灵活实现系统设计。SoPC控制电机可提高电机动态响应,缩小系统面积,节省成本。

关键字:FPGA  永磁同步电机  控制器 引用地址:基于FPGA的永磁同步电机控制器设计

上一篇:MATLAB-DSP在无传感器矢量控制中的应用
下一篇:德国莱茵TUV参与中国首份机器人电缆行业标准制定

推荐阅读最新更新时间:2024-05-03 00:56

电机控制器中的MOS驱动
引言 通用MCU或DSP的IO电压通常是5V3.3V,IO的电流输出能力在20MA以下,不足以直接驱动功率MOSFET。所以使用通用MCU或DSP来设计电机驱动器时,通常需要搭配外部的MOSFET驱动器,我们称之为“预驱”。在设计汽车风机、水泵、油泵等电机驱动控制器时,使用车规MCU+车规预驱+车规N沟道功率MOSFET,可以适配不同功率、各种通信方式和各种驱动方式。 控制器中的功率MOS驱动 如上图直流无刷电机驱动电路,三相直流无刷电机(包括BLDC和PMSM)功率级驱动电路使用6个N沟道功率MOS构成三相全桥,分为三个连接到电源正极(VBus)的高边MOS和三个连接到电源负极的低边MOS。 控制器通过控制六个MOS
[嵌入式]
电机<font color='red'>控制器</font>中的MOS驱动
全新LSI SandForce SSD控制器推高闪存性能
客户端性能超过1.8GB/s,支持 PCIe及SATA双接口,针对客户端、企业与超大规模环境优化 2013年11月25日,北京–LSI公司(NASDAQ: LSI)日前宣布市场领先的SandForce®闪存控制器产品系列推出第三代。这项业界最广泛部署的闪存管理技术适用于驱动PCIe®及SATA固态硬盘(SSD)以及闪存卡解决方案。最新LSI® SandForce SF3700 闪存控制器系列旨在支持低功耗客户端计算应用、I/O密集型企业以及超大规模环境,可提供更高水平的闪存性能、可靠性与耐久度,充分满足SSD制造商的严格要求。 SF3700系列是业界首款能够在单个部件中支持原生PCIe Gen2 x4及SATA 6Gb/s主机
[嵌入式]
行泊一体,域控制器厂商的600亿新市场
2022 年以来,智能汽车圈中兴起一个全新的概念——行泊一体,指的是用一套硬件设备同时实现行车和泊车的功能。 这一概念的出现源自于汽车电子电气架构从分布式往域集中式演进的过程,其中的参与方涵盖算法企业、芯片厂商、域控制器方案商以及主机厂。 为了研究时下这个最热的话题,汽车之心推出「行泊一体」专题,希望从多元视角出发,理清行泊一体最新技术路线和相关方案。行泊一体赛道真正「卷」起来了。 继蔚来 ET7、理想 L9、智己 L7 等车型上马这一功能后,据汽车之心最新发布的《行泊一体产业研究报告》,现阶段至少有 20 家企业发布了支持行泊一体的智能驾驶方案,其中大部分将于今明两年量产落地。 在汽车之心前两篇专题文章中,分别从算法公司
[汽车电子]
行泊一体,域<font color='red'>控制器</font>厂商的600亿新市场
基于ARM控制器LPC2294的CAN/PCI智能通信卡设计
引言 LPC2294是 PHILIPS 公司推出的一款功能强大、超低功耗且具有 ARM7TDMI 内核的32位微控制器。它具有丰富的片上资源,完全可以满足一般的工业控制需要,同时还可以减少系统硬件设计的复杂度,提高系统的稳定性。 CAN(“Controller Area Network”)总线控制器局域网是一种能有效支持分布式控制或实时控制的串行通信网络。CAN总线以其高性能、高可靠性、廉价等特性,越来越受到人们的重视和青睐。为了有效的管理工业现场的CAN节点,充分发挥CAN总线的性能,通信卡的设计与研究十分必要。但目前市场上类似产品存在着两点不足。 首先是一般工业现场中可能拥有不止1条CAN总线,而目前设计的通信
[工业控制]
基于ARM<font color='red'>控制器</font>LPC2294的CAN/PCI智能通信卡设计
VCU整车控制器的作用
VCU 整车控制器是用在纯电车型中的控制器,其功能类似于燃油车的发动机控制器(EMS),是新能源车辆控制系统中的“大脑级”控制器。在某些插电式混合动力车型中,也会用到整车控制器。整车控制器的主要功能包含: 1.行驶控制 新能源汽车的动力电机必须按照驾驶员意图输出驱动或制动扭矩。当驾驶员踩下加速踏板或制动踏板,动力电机要输出一定的驱动功率或再生制动功率。踏板开度越大,动力电机的输出功率越大。因此,整车控制器要合理解释驾驶员操作;接收整车各子系统的反馈信息,为驾驶员提供决策反馈;对整车各子系统的发送控制指令,以实现车辆的正常行驶。 2. 附件管理 对DCDC、车载充电机、水泵、空调压缩机等进行控制管理。 3.能量管理 在纯电动汽车
[嵌入式]
基于FPGA的FIR抽取滤波器设计
摘 要:本文介绍了FIR抽取滤波器的工作原理,重点阐述了用XC2V1000实现FIR抽取滤波器的方法,并给出了仿真波形和设计特点。 关键词:FIR抽取滤波器;流水线操作;FPGA     用FPGA实现抽取滤波器比较复杂,主要是因为在FPGA中缺乏实现乘法运算的有效结构,现在,FPGA中集成了硬件乘法器,使FPGA在数字信号处理方面有了长足的进步。本文介绍了一种采用Xilinx公司的XC2V1000实现FIR抽取滤波器的设计方法。 具体实现 结构设计     基于抽取滤波器的工作原理,本文采用XC2V1000实现了一个抽取率为2、具有线性相位的3阶FIR抽取滤波器,利用原理图和VHDL共同完成源文件设计。图1是抽取滤波器的
[模拟电子]
英特尔Agilex® 7 FPGA R-Tile现已量产,为 CPU提供行业领先的带宽
在技术创新的推动下,从边缘计算到云的新连接和处理模型也在高速发展,随之而来的,则是对灵活硬件解决方案与日俱增的需求。随着市场上对带宽的要求不断增加,对更快、更灵活的设备的需求也日益迫切。 而于近期推出的英特尔Agilex® 7 FPGA R-Tile,凭借其高带宽接口和灵活的可编程逻辑,能够满足行业发展需求。目前,基于R-Tile的英特尔Agilex 7 FPGA正在量产。 近年来,FPGA 加速器在市场上的应用率稳步增长,而随着配备R-Tile的FPGA 的推出,更高性能的加速器也随之而来。FPGA 加速器可以将任务从主机CPU 卸载,释放CPU核心并减少总功耗,实现总拥有成本(TCO)的节省。如您作为最终用户、IT专家或云
[嵌入式]
英特尔Agilex® 7 <font color='red'>FPGA</font> R-Tile现已量产,为 CPU提供行业领先的带宽
STM32单片机SPI总线与FPGA的通信设计
最近在研究SPI总线,至于协议和硬件描述就不多说了 四线包括时钟、片选、接收、发送 初始化SP SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; //全双工 SPI_InitStructure.SPI_Mode = SPI_Mode_Master; //主模式 SPI_InitStructure.SPI_DataSize = SPI_DataSize_16b; //16bit宽度 SPI_InitStructure.SPI_CPOL = SPI_CPOL_Low; SPI_InitStructure.SPI_CPHA = SPI_CPHA_2E
[单片机]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved