基于FPGA及嵌入式CPU 的TFT-LCD接口设计

发布者:Mingyue1314最新更新时间:2018-01-26 来源: 21IC中国电子网关键字:接口  cpu  嵌入式  fpga 手机看文章 扫描二维码
随时随地手机看文章

1 引言


随着电子技术的飞速发展,TFT-LCD作为在亮度、对比度、功耗、寿命、体积和重量等综合性能上全面赶上和超过 CRT的显示器件,被广泛用于各种仪器仪表、电子设备及控制领域中。与之相关的显示控制技术也呈现出越来越多的方式。本文以 640*480的数字输入的 TFT_LCD显示屏为例,介绍了一种基于 NiosII软核处理器实现对 TFT-LCD接口的方法。解决了通常情况下必须使用LCD 控制专用芯片才能解决 LCD显示的问题。


2 系统组成


系统框如图 1所示。系统是由 FPGA、显示缓存 RAM、程序执行 RAM及 TFT-LCD组成。 FPGA(用虚线围成)选用的是 ALTER的 EP1C6,RAM采用的是 IDT的 IDT71V547,LCD为 640*480的彩色 TFT-LCD屏。在 FPGA内部是由时序发生、 地址切换、数据分离、调色电路及嵌入式 CPU(NIOS内核)五部分组成。

 

3各器件的功能


3.1显示缓存 RAM


采用 IDT公司的 IDT71V547 128K X 36bit的 SRAM芯片,工作电压为 3.3V [1]。该芯片作为显示缓存,TFT_LCD读取显示缓存 RAM中的数据并将其在 TFT_LCD上显示。嵌入式 CPU(NIOSⅡ)对显示缓存 RAM的改写就相当于对 TFT_LCD显示内容的改写。


3.2 FPGA 本文 FPGA选用的是 ALTERA公司的 Cyclone 系列中 EP1C6Q240。


3.2.1 时序发生电路


首先由外部输入一相当的频率时钟,通过 FPGA内部的锁相环电路(PLL)生成 100MHz的时钟信号。系统对 100MHz时钟计数生成 50MHz的时钟给嵌入式 CPU(NIOSⅡ)作为嵌入式 CPU的工作主频,同时生成 TFT_LCD所须的场同步时钟、行同步时钟、显示使能时钟和 25MHz的 TFT_LCD主时钟;生成地址切换控制信号、数据分离控制信号,由嵌入式 CPU输出的读写信号产生显示缓存 RAM的读写信号。


3.2.2调色电路


由于文中是以 256色的电路为例,所以,调色电路是将 8位数据译码成 3*6位的三基色数据,调色电路也可以是 ROM型或 RAM型。如果作成 RAM型,可以依据嵌入式 CPU需要显示的图象相应修改调色电路,可显示更丰富的色彩。


3.2.3地址切换、数据分离


此部分电路的作用是:在嵌入式 CPU操作显示缓存 RAM时将地址、数据线切换到嵌入式 CPU,在 TFT-LCD读显示缓存 RAM时将地址、数据线切换到 TFT_LCD。


3.3 TFT-LCD


SHARP公司生产的 *英寸液晶显示屏LQ064V3DG01是较为常用的 TFT-LCD液晶显示屏,它的分辨率为 640&TImes;480&TImes;RGB[2],具有功耗低、体积小、重量轻、超薄等特点,同时该显示屏是一片真彩显示屏,并属于透光型的 TFT、其亮度高、视角宽、背光灯的寿命也很长,并且采用的是 AG涂层和 260K的彩色显示。可广泛应用于各种仪器仪表及各种视频显示的场合。


4主要电路的设计


4.1时序发生电路的设计


时序发生电路是设计的主要部分。首先,是对系统输入时钟进行频率变换, FPGA(EP1C6)的内部有两个 PLL电路模块,本文用其中的一个来生成 100MHz的时钟。再设计一个 12位的计数器(行计数器),计数 3200脉冲,产生 TFT_LCD的行同步时钟,通过此计数器的计数还可生成 TFT_LCD的显示使能信号(DE)。此计数器的输出还是 TFT_LCD读显示缓存 RAM地址的低 8位(RAM以 32位数据宽度计算)。另设计一个 9位的计数器(场计数器),用其对行同步信号计数又可生成 TFT_LCD场同步的相关信号,同时此计数器的输出可作为 TFT_LCD读 RAM地址的高 9位。


由于嵌入式 CPU与 TFT_LCD是复用一片显示缓存 RAM,所以要对显示缓存 RAM在时间上进行分时控制。由于 IDT71V547是 32位数据宽度的 RAM,如果将 TFT_LCD设计成256色显示,则读显示缓存 RAM一次可显示 4个像素点。所以把行计数器输出的 25MHz时钟作为基准(TFT_LCD主时钟)、以 25MHz的 4个周期(T0、T1、T2、T3,T0=T1=T2=T3=40纳秒)为基本循环,在 25MHz的第一个周期( T0)由 LCD占用产生“ LCD_读选通”信号, (LCD_读选通= (/12.5MHz)&(/6.25MHz) )。T1-T3由 CPU占用,在 T1-T3周期内产生相应的选通信号, (T1=(12.5MHz)&(/6.25MHz)、 T2=(/12.5MHz)&(6.25MHz)、T3=(12.5MHz)&(6.25MHz)),由于 CPU什么时间对显示缓存 RAM读写是不确定的,所以要根据 CPU的读写信号来确定 T1-T3哪个为“CPU_RAM_选通”信号(如果在 T0内来 CPU_RW则 CPU_RAM_选通=T2、T1来 CPU_RW则为 T3、T2来 CPU_RW则为 T3、T3来 CPU_RW则为 T1)。此逻辑的实现方式是,在 CPU_RW信号产生时锁存住当时的 T0-T3的状态由此来控制“CPU_RAM_选通”产生的位置。在具体时序见图 2所示。

 


4.2地址切换和数据分离电路的设计


图 3是地址切换电路中的一位,以这一位为示例 ,可推出 17位地址全部电路。在图 3中 RAM_ADD=((LCD_ADD&LCD_选通)+(CPU_ADD&CPU_RAM_选通))且 “LCD_读选通”信号与“ CPU_RAM_选通”信号在任何时刻最多只能有一个是有效的,所以当“ LCD_读选通”信号与“ CPU_RAM_选通”生效时可将 RAM_ADD切换到相应的地址线上。如当某时刻“ LCD_读选通”信号与“ CPU_RAM_选通”全无效则 RAM_ADD输出应全为“ 0”。

 


图 4是数据分离电路中的一位,同样 ,以图 4这一位可推出 32位数据线。

 


在图 4中,RAM_R_W= (CPU_RAM_选通)&(CPU_WD),当 RAM_R_W有效时, CPU_写 DATA可通过三态门输出到 RAM_DATA上。当 CPU读 RAM时,RAM的数据由门电路输出到锁存器的输入端,在数据稳定后由“ CPU_R_锁存”信号将数据锁存在锁存器上等待 CPU将数据读走(CPU_R_锁存=(( / CPU_RD)& CPU_RAM_选通&25MHz&(/50MHz)))。


同样的在 T0周期内将 RAM的相应数据由“ LCD_锁存”信号将 32位的数据锁存在锁存器上。在相应的 T0-T3周期由 T0-T3选择相应的 8位数据输出到调色电路上,在相应时刻由 “LCD_调色输出锁存”信号将此像素点数据锁存,由 TFT_LCD读取此点的三基色数据并显示。


4.3调色电路


调色电路实际为利用 FPGA内部的片内 RAM,由 Quartus 软件生成的 24位 256字节的 RAM或 ROM,RAM或 ROM的地址线接 LCD数据锁存器的输出端后的数据选择电路,数据选择电路是将 32位的数据,按 T0-T3所决定的时间,选择相应的 8位数据。当 T0时选 D[24]-D[31]、当 T1时选 D[0]-D[7]、当 T2时选 D[8]-D[15]、当 T3时选 D[15]-D[23]。之所以将数据选择设计成 T0时选 D[24]-D[31],是因为 TFT_LCD读显示缓存 RAM时,是在 T0周期的末端才能将新数据锁存到“ LCD-读 DATA”端,新的数据只有在 T1周期才能开始显示。调色电路的输出是 3*8=24bit的本文所用的 TFT_LCD是 3*6bit的所以只用相应 8bit的低 6bit。如果将调色电路设计选择 RAM型时,可以由 CPU改写调色电路 RAM,使色彩显示更加丰富。


4.4显示缓存设计


显示缓存 RAM的选择由 LCD显示彩色多少决定的,如果显示 16色可以选择每像素点占 4bit,这样每读一次 RAM可显示 8个像素点。以此类推来选择显示缓存 RAM的大小和相应修改时序发生电路的周期。对 CPU的显示缓存 RAM口的设置时,一定要注意显示缓存 RAM的 CPU读写周期与时序发生电路的周期相一致,否则会发生读写错误。本例设置的是 160纳秒( T0+T1+T2+T3=160ns)[3,4]。


5 结束语


本文介绍了一种基于 FPGA及 NiosII软核处理器与 TFT-LCD接口的主要部分的设计要点,该设计内容已经在实际电路上得到验证,并在一些仪器的显示系统上得到应用。

关键字:接口  cpu  嵌入式  fpga 引用地址:基于FPGA及嵌入式CPU 的TFT-LCD接口设计

上一篇:中国占有全球石墨烯专利58%
下一篇:嵌入式软硬件模块化开发和工具性总结

推荐阅读最新更新时间:2024-05-03 02:22

浅谈时分复用音频接口:TDM 和音频转换器TDM接口
在音频产品中传输多声道数字音频数据可能是一项挑战。涉及信号路由和在数字信号处理器和转换器上提供足够数量的输入/输出端口的复杂性可能是一项艰巨的任务。因此,业界采用了时分复用 (TDM) 接口,允许在单条数据线上传输多个通道的数据。TDM 接口是迄今为止最常用的机制,用于在系统内的设备之间传输多声道音频数据,如图 1 所示。TDM 接口尚未标准化,TDM 格式之间可能存在变体。幸运的是,DSP 器件中的 TDM 端口是可编程的,将支持多种选择。 限制 ADC、DAC、多功能音频编解码器和其他高性能混合信号产品的 TDM 接口的灵活性程度是有利的,以避免由于时钟干扰导致的潜在性能下降。因此,Cirrus Logic 选择对音频转换
[嵌入式]
浅谈时分复用音频<font color='red'>接口</font>:TDM 和音频转换器TDM<font color='red'>接口</font>
浅析FPGA芯片中丰富的布线资源
布线资源连通FPGA内部的所有单元,而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源,根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。   第一类是全局布线资源,用于芯片内部全局时钟和全局复位/置位的布线;   第二类是长线资源,用以完成芯片 Bank间的高速信号和第二全局时钟信号的布线;   第三类是短线资源,用于完成基本逻辑单元之间的逻辑互连和布线;   第四类是分布式的布线资源,用于专有时钟、复位等控制信号线。   在实际中设计者不需要直接选择布线资源,布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲,布线资源的使用
[模拟电子]
NI发布全新Single-Board RIO嵌入式设备
配备多功能的I / O,可实现自定制应用程序开发 新闻要点 • 板级可重配置I / O(RIO)产品新增多功能I / O ,并包含内置模拟I / O • 通过两种模型上的子卡进行自定制 • 更多的内置外设,包括两个RS232串行端口、一个RS485端口、CAN端口以太网和选项、USB端口和SDHC卡插槽 • 减轻了设计人员的负担,使他们专注于各自应用的自定制部分,而不是从零开始设计一个完整的嵌入式系统 新闻发布 - 2012年7月- 美国国家仪器公司(National Instruments, 简称 NI)近日发布4款全新的NI Single-Board RIO板级嵌入式设备,配备了实时处理器、Spartan-6现场可编程门
[测试测量]
嵌入式学习--step4 STM32F4总线架构
一、STM32F4总线架构 DMA(Direct Memory Access,直接内存存取) 八条主控总线是: Cortex-M4 内核I总线,D总线和S总线; DMA1存储器总线,DMA2存储器总线; DMA2外设总线; 以太网DMA总线; USB OTG HS DMA总线; 七条被控总线: 内部FLASH ICode 总线; 内部FLASH DCode 总线; 主要内部SRAM1(112KB); 辅助内部SRAM2(16KB); 辅助内部SRAM3(64KB)(仅适用STM32F42xx/43xx系列器件); AHB1外设和AHB2外设 下面是具体的总线知识: 1、I 总线(S0):INSTRUCTION,此总线用于将Cort
[单片机]
基于FPGA的红外遥控信号接收模块的设计
红外遥控技术已经在日常家用电器中得到了广泛应用,其使用方便、功耗低、抗干扰能力强的优点也越来越在智能仪器系统中受到重视。市场上的各种家电红外遥控系统技术成熟、成本低廉,但都是针对各自的遥控对象(彩电、冰箱、空调等),不能直接用于智能仪器。本文探讨了如何借鉴家电红外遥控系统的原理,自行设计解码电路,使智能仪器具有遥控功能。该模块是建立在遥控器内部使用的芯片为HS622 1的基础上的。红外接收头型号为IRM3638,输出为IR管脚。而该模块则是对IR的输出信号进行译码处理,并从中提取红外发射包中的有效数据,然后并行输出8位数据以及8位遥控器用户码(地址码)供别的模块调用。 1 红外接收控制模块设计原理 遥控器发射的信号由一串
[嵌入式]
基于<font color='red'>FPGA</font>的红外遥控信号接收模块的设计
基于FPGA的行间转移面阵CCD驱动电路设计
1、引言 电荷耦合器件(CCD)是一种光电转换式图像传感器,它将图像信号直接转换成电信号。由于CCD具有集成度高、低功耗、低噪声、测量精度高、寿命长等诸多优点,因此在精密测量、非接触无损检测、文件扫描与航空遥感等领域中得到了广泛的应用[1]。面阵列CCD成像器件分为全帧转移(FullFrame)CCD、帧转移(Frame.Transfer)CCD、行间转移(InterlineTransfer)CCD三种类型。行间转移CCD中的成像区与存储区呈列交错,因此不需要机械快门,速度最快且能连续成像;同时在真正的成品中,会在每个像素上加微透镜从而弥补了填充因子小的缺点。典型的消费级的相机,一般用的都是行间转移CCD。 CCD器件需
[嵌入式]
基于<font color='red'>FPGA</font>的行间转移面阵CCD驱动电路设计
实时嵌入式系统模型校验技术
模型校验是最成功的需求验证工具。模型校验的基本原理如图1所示。模型校验工具的输入是系统需求或设计(称为模型)以及最终系统期望实现的特性(称为“规 范”)。如果给定的模型满足给定的规范,那么工具将输出yes,否则将生成反例。反例详细描述了模型无法满足规范的原因,通过研究反例,可以精确地定位模 型的缺陷,如此反复。该方法的原理是通过确保模型满足足够多的系统特性以增强我们对模型正确性的信心。系统需求之所以称为模型,因为这些模型表征的是需求 或设计。      图1:模型校验方法。   那 么,哪种规范化语言可以用来定义模型呢?答案当然不是唯一的,因为不同应用领域的需求(或设计)差异很大。例如,银行系统和空间系统在系统规模、
[工业控制]
实时<font color='red'>嵌入式</font>系统模型校验技术
国产CPU的免疫系统是如何炼成的
2016年4月19日,习总书记强调指出,要树立正确的网络安全观,加快构建关键信息基础设施安全保障体系,增强网络安全防御能力和威慑能力。正确的网络安全观即总书记倡导的“总体国家安全观”,是指网络安全是整体的而不是割裂的,网络安全对国家安全牵一发而动全身,没有网络安全就没有国家安全。 众所周知,安全已经是万物互联智能时代的核心需求,CPU作为无处不在的算力基石,其本身的安全性尤为重要,CPU自身不安全就无法实现网络安全。正值习总书记“4•19”重要讲话六周年之际,纵观国内CPU厂商,对安全的重视程度、投入力度参差不齐。有的厂商已经开始积极探索系统化、全局化的CPU安全机制,开创性地提出了CPU安全的相关标准,从CPU层面实现了国产计算
[手机便携]
国产<font color='red'>CPU</font>的免疫系统是如何炼成的
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved