晶心科技成为第一家支持64位RISC-V的主流CPU IP公司

晶心科技，在大陆发布最新一代AndeStar V5处理器架构，并成为商用主流CPU IP公司中第一家将美国加州大学柏克莱分校所开发的开源RISC-V指令集架构纳入产品线的公司。

AndeStar V5为晶心第五代指令集架构，支持64位处理器以及广为业界关注的RISC-V指令集架构，使开放、精简、模块化及可扩充的RISC-V架构正式进入主流SoC应用。 AndeStar发展13来年不断演进，生态系统环境包括许多先进的架构设计，例如能以最少执行码达到最强运算效能的高度优化编译程序，以及CoDense、 PowerBrake、StackSafe通用便利功能，和客制化指令集(ACE)、数字讯号处理(DSP)、高安全性(Security)扩展指令集等应用强化单元。

从32到64　拥抱高阶智能化应用潮流

晶心既有的处理器核心IP系列产品加上64位的功能后，能符合新一代SoC设计对大于4GB以上内存寻址能力的需求，例如高容量储存设备、大型网络系统、深度学习及人工智能等应用。使用AndeStar V5架构处理器来设计的SoC将能充分利用到晶心科技经市场多方验证、领先业界的高效能/低耗电比特性，使得在高频运作时更具优势。以V5为基础的32位N25与64位NX25 AndesCore处理器性能优异，在台积电28奈米HPC制程下，操作频率可超过1 GHz，提供不低于2.8 DMIPS/MHz与3.4 CoreMark/MHz的优异性能，而逻辑闸数更可分别低至30K及50K，因此N25及NX25非常适合网络、储存及人工智能(AI)等需高速控制的各种应用。

「上市时间(time-to-market)是所有SoC设计案的重要课题，会延迟开发进度的原因之一是直觉的去撰写RTL电路来整合各个不同IP单元，然后耗费不下于开发这些IP的时间在验证上，」晶心科技技术长兼资深研发副总经理苏泓萌博士表示，「新的AndeStar V5架构对嵌入式64位SoC设计提供完整的解决方案，它将RISC-V技术融入晶心科技极为成功的AndeStar V3 架构中，再加上CoDense、PowerBrake、StackSafe通用便利功能，以及ACE、DSP、Security扩展指令集，在业界标准平台添加多项晶心专有功能的整合开发环境及软件工具链、整合完成的SoC周边平台IP、客户服务及技术支持等，所有这些资源都是设计团队在开发可量产的SoC时基以提高产品质量、缩短time-to-market以及降低风险的重要关键。晶心科技在开始规画AndeStar V5架构时，就考虑到要如何让客户一方面可以继续使用晶心累积多年建构起的完整方案，另一方面也能有效利用RISC-V快速成长中的生态系统资源，让客户的产品能充分拥有新一代指令集架构提供的优势。」

RISC-V崛起　AndeStar V5独具优势

对IC设计公司来说，生态系的建构是发展关键，而业界能见度高的RISC-V生态系正不断成长茁壮，因此晶心科技不仅成为RISC-V基金会创始会员，更发展出以RISC-V为基础的新一代V5架构，成为第一家纳入RISC-V的商用主流CPU IP公司，抢先打入RISC-V生态系。

AndeStar V5架构不但将RISC-V兼容性完全纳入，同时也包含多项晶心独创的通用便利功能及应用强化单元，而且更具备AndeSight 整合开发环境提供的完整支持。客户能在与V3相同便利的环境之下开发64位软件。同时，客制化指令集扩充Andes Custom Extension (ACE)的强大功能，例如为V5自动产生所有所需的开发工具以及辅助的控制RTL电路，以及自动验证客制逻辑与所定义指令的行为是否一致等，大为简化建立加速应用指令集的工作。再者，使用AndeStar V5核心的产品能支持许多已历经实体验证的晶心SoC周边IP和晶心系统控制平台，以及拥有使用业界标准电子设计自动化工具及函式库进行深度验证过的效益。除此之外，AndeStar V5也提供了高于4GB以上的寻址能力、64位的 AXI接口、通过业界与开源码测试程序压力验证的GCC 编译程序和GDB 除错器等支持。因此AndeStar V5的完整解决方案能帮64位处理器IP客户达到最佳产品效益并缩短开发时程。

基于V5的AndesCore NX25于2017年第四季推出，已成功与第一家客户签约提供授权。晶心更与合作伙伴Imperas、Lauterbach、西门子子公司Mentor以及UltraSoC等世界级开发工具及IP供货商共同合作，推出适合晶心V5处理器及RISC-V社群之SoC的开发工具环境，将提供市场更好的解决方案与技术支持服务，帮助客户缩短产品开发时间，加速产品上市时程，创造出最具竞争力的产品。