CEVA通过RISC-V扩展蓝牙和Wi-Fi IP平台-电子工程世界

CEVA，全球领先的智能和互联设备的信号处理IP授权许可厂商 (纳斯达克股票交易所代码：CEVA) 宣布通过其市场领先的RivieraWaves蓝牙和Wi-Fi知识产权(IP)平台集成了可选的开源RISC-V MCU。

非营利性RISC-V基金会执行董事Rick O'Connor评论道：“RISC-V在IoT领域的发展势头十分强劲，其代码密度、性能和功耗特性非常合适这个领域。CEVA这样的领先IP供应商为RISC-V提供蓝牙和Wi-Fi连接解决方案，将会进一步推动我们的生态系统蓬勃发展。”

CEVA的RivieraWaves系列提供一整套全面的IP和平台，可将蓝牙(低功耗和双模式)以及Wi-Fi 802.11 a/b/g/n/ac/ax嵌入到SoC / ASSP中。在这些SoC中，利用客户选择的嵌入式处理器执行协议软件。CEVA最新的RivieraWaves平台是首个集成了RISC-V子系统的蓝牙和Wi-Fi IP解决方案平台包含一套全面的外围IP。这些集成就绪的系统解决方案非常适合希望通过标准第三方处理器架构获得自由和灵活性的客户。

在性能和面积方面，RISC-V处理器实施方案的Coremark / MHz分数为2.44，门数低于20,000，十分适合典型的IoT设备要求。这个基于RISC-V的蓝牙平台完美融合了RivieraWaves IP的低功耗架构，提供业界最低时钟频率和最高能效的蓝牙低功耗和蓝牙双模解决方案。RivieraWaves Wi-Fi RISC-V平台是全球最小的完全集成解决方案，可从基本的1x1-11b-1Mbps扩展至2x2-11ac / ax MU-MIMO-1201Mbps，应对较重的数据负荷。这些基于RISC-V的预集成平台显著缩减了CEVA客户的开发时间和芯片成本，从而实现了快速产品开发和上市。

CEVA副总裁兼连接业务部门总经理Aviv Malinovitch表示：“RISC-V的关键优势是商业自由加上创新能力，这与我们的客户产生共鸣。我们已经看到RISC-V从令人兴奋的概念迅速实现成为替代主流嵌入式处理器的出色解决方案，特别是用于通信子系统方面。通过提供RivieraWaves蓝牙和Wi-Fi解决方案的RISC-V实施，我们进一步扩展了客户的处理器选项，为他们的产品设计提供了极具吸引力的替代选择。”

RISC-V处理器符合RV32IMC 32位ISA，支持压缩指令和整数乘法/除法。通过结合流行的编译器/调试工具链，如GNU GCC / GDB和LLVM，以及包括Lauterbach在内的主要工具厂商提供越来越多的支持，RISC-V处理器为嵌入式设备开发人员带来了一个熟悉且高效的软件开发环境。

迄今为止，RivieraWaves蓝牙和Wi-Fi IP已用于超过15亿台已出货设备和数十家授权许可厂商，获得许多世界领先的半导体企业和OEM厂商广泛部署在消费产品和IoT设备中，并可针对广泛的连接设备提供优化实施方案(包括智能手机、平板电脑、扬声器、耳机和耳塞、助听器和其他可穿戴设备、消费类电子产品、智能家居、工业和汽车应用)。

关键字：RISC-V 引用地址：CEVA通过RISC-V扩展蓝牙和Wi-Fi IP平台

上一篇：MWC2018: 播思携手中国移动展出NB-IOT追踪器
下一篇：贸泽电子开售Maxim Integrated MAX2250xE 收发器提供精准运动控制

推荐阅读最新更新时间：2024-05-07 17:54

2019 RISC-V CON将带您解读CPU的局面将如何演变

会议简介：最火的RISC-V持续发烧，未来CPU的局面将如何演变？RISC-V生态圈又会如何发展？让晶心带您深入了解！开源指令集架构(ISA) RISC-V近年迅速兴起，并发展成新一代主流嵌入式处理器技术，拥有丰富生态系以及不断增加的新兴应用。晶心科技身为专业及可信赖的RISC-V处理器和解决方案供货商，已于近期推出多款新一代基于RISC-V的处理器。为了强化业界在RISC-V上的合作，特别举办RISC-V CON系列大会，聚焦于RISC-V的优势以及有潜力的商业策略，希望帮助其他业者更快速推出基于RISC-V ISA的创新设计。RISC-V CON会中还将分享针对人工智能及物联网的RISC-V解决方案，这将是

[物联网]

2019 <font color='red'>RISC-V</font> CON将带您解读CPU的局面将如何演变

徐杰解读兆易创新在RISC-V生态上的建设

兆易创新科技集团股份有限公司生态市场经理徐杰，日前在第三届滴水湖中国RISC-V论坛上推荐了公司第二款RISC-V MCU。据介绍，兆易创新不仅是中国排名第一的Arm MCU供应商，在RISC-V领域同样引领着业界，曾成功推出了全球首个32位RISC-V通用MCU。徐杰表示，目前RISC-V生态资源、开发环境方面相对薄弱，因此兆易创新除了产品创新之外，也先后做了很多工作加速RISC-V MCU应用的落地。从产品角度来看，GD32F103是兆易创新2019年推出的全球首个RISC-V通用MCU，内核采用了芯来RISC-V IP，主频108MHz，同意法半导体的F103/303两个热门MCU的软硬件是完全引脚兼容。经

[单片机]

徐杰解读兆易创新在<font color='red'>RISC-V</font>生态上的建设

欧盟发力用于HPC的RISC-V芯片

欧洲处理器计划 (EPI) 已成功完成其第一个为期三年的阶段，为超级计算机和汽车提供多核芯片设计。该项目突出了 Rhea 通用处理器从 ARM 向 RISC-V 的转变、RISC-V 加速器概念验证和用于汽车应用的嵌入式高性能微控制器。该项目有来自10个欧洲国家的28个合作伙伴，旨在使欧盟在高性能计算（HPC）芯片技术方面实现独立。第一阶段 SGA1 的成功完成，为该项目的第二部分铺平了道路，该项目将于 2022 年 1 月启动。通用处理器 (GPP) 的初始设计称为 Rhea，在 Linley 会议上描述了 72 个 ARM Zeus 处理器。法国超级计算机制造商 Atos 是通用处理器 (GPP)

[半导体设计/制造]

赛昉的一小步，RISC-V的一大步：赛昉科技发布两款高性能产品

赛昉的一小步，RISC-V的一大步：赛昉科技发布两款高性能产品 8月23日， RISC-V领域迎来重大突破。RISC-V软硬件生态领导者赛昉科技在线举办2022新产品发布会，揭晓两款重磅新品：全球首款量产高性能RISC-V多媒体处理器——昉·惊鸿7110（JH7110），和全球性能最高的量产RISC-V单板计算机——昉·星光 2（VisionFive 2），推动RISC-V在高性能应用领域渐入佳境。中国工程院院士倪光南为发布会做开场致辞。倪院士表示，要实现芯片产业自主可控的目标，必须要打破主流CPU架构垄断的格局，RISC-V的出现为推动中国芯片产业发展提供了新的机遇。生态发展是决定RISC-V从物联网迈向高性能应用领

[嵌入式]

赛昉的一小步，<font color='red'>RISC-V</font>的一大步：赛昉科技发布两款高性能产品

倪光南：RISC-V是中国CPU领域最受欢迎的架构，不受垄断制约供应链安全有保障

3月2日，由阿里巴巴平头哥举办的首届玄铁RISC-V生态大会在上海举行。英特尔、谷歌、Canonical、Imagination、海尔、支付宝、网易有道、创维酷开等全球数百家企业及机构代表齐聚一堂，成为中国RISC-V发展史上规模最大的一次会议。经过约5年时间建设，中国RISC-V生态已初具规模。中国工程院院士倪光南在会上表示，今天RISC-V是中国CPU领域最受欢迎的架构，自发布以来，已经有越来越多的国家、企业、高校、科研院所拥抱RISC-V架构，成为推动新一代信息技术发展的新引擎。指令集架构（ISA，Instruction Set Architecture）是在软件和硬件之间的关键技术，是一套标准和规范。当前主流架构

[嵌入式]

倪光南：<font color='red'>RISC-V</font>是中国CPU领域最受欢迎的架构，不受垄断制约供应链安全有保障

Picocom采用Andes RISC-V内核设计O-RAN SoC

Picocom已为其即将面世的5G小型蜂窝分布式单元（DU）片上系统（SoC）选择了AndesCore N25F RISC-V 32位内核。 Picocom是一家5G O-RAN基带半导体公司，在小型蜂窝领域拥有丰富经验。 Andes（晶心科技）是高性能，低功耗紧凑型32/64位RISC-V CPU内核的领先供应商，并且是RISC-V联盟的创始会员。 Picocom倡导“开放式RAN”（5G无线电接入网络（RAN）），这将开放供应链，使新供应商能够进入市场并参与竞争。借助Andes高效能内核，Picocom的DU offload SoC将提供所需的灵活性，效率和性能，以应对5G小型蜂窝带来的挑战。 “Ande

[网络通信]

第三大CPU架构RISC-V冲向5nm 192核国产版也要来了

作为仅次于x86、ARM的第三大CPU架构，RISC=V凭借开源、免费的优势迅速发展，之前主要用于低功耗市场，但是现在也开始冲击高性能领域，Ventana公司日前已经做出了5nm 192核的芯片。 Ventana公司日前发布了第一款产品Veyron V1，该公司研发了一种高性能RISC-V架构，每个CPU模块中有16个RISC-V内核，频率3.6GHz，整合48MB缓存，整个处理器可以集成12个CPU模块，做到192核，台积电5nm工艺生产制造，还有自己开发的高性能IO核心，延迟低至7ns，接近原生核心性能。 Veyron V1是RISC-V领域的一次重要突破，证明可以在高性能计算市场大有作为。与此同时，RISC-V

[嵌入式]

第三大CPU架构<font color='red'>RISC-V</font>冲向5nm 192核国产版也要来了

UltraSoC宣布推出业界首款支持RISC-V的处理器跟踪技术

领先的嵌入式分析技术开发商UltraSoC日前宣布：公司已经开发出处理器跟踪技术，可支持基于开源RISC-V架构的产品。下面就随网络通信小编一起来了解一下相关内容吧。 UltraSoC公司已经为处理器跟踪技术开发了一套规范，将提供给RISC-V基金会(RISC-V Foundation)作为整个开源规范的一部分。此外，UltraSoC如今成为了首家可提供此项功能的生态系统参与者。 5家内核(core)供应商也已经宣布他们支持新的跟踪规范，使该规范成为软件开发人员的一项关键功能，而不必担心其使用的是何种处理器;该规范的交付是RISC-V生态系统的发展过程中，向前迈出的重要一步。 RISC-V是一种开源指令集架构，最初由UC B

[网络通信]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！