I2C总线和SPI总线调试简介

发布者:HarmoniousDream最新更新时间:2016-01-22 来源: eefocus关键字:I2C总线  SPI总线 手机看文章 扫描二维码
随时随地手机看文章
I 2C总线在地磁传感器已经介绍了,现在主要介绍SPI总线。
I2C总线,总结一下:
1.  发ST 
2.  发地址, 等回应。
3.  发数据, 等回应。
4.  ……
5.  发stop.
我们的一个加速度传感器也是I2C的。
 
   我们用到的SPI总线是一个角度传感器(单轴),它是可以测得正负15°的角,精度为0.001读。
型号为:SCA103T 芬兰。
   SPI口比I2C简单许多。
   我是用FPGA模拟了SPI的时序。时钟600khz.

                    图1     FPGA模拟SPI的时序   
 
 
1.       先拉低CS, 在这个前提下,f_MOSI置1,等3个时钟周期。
2.       在f_SCK的脉冲下,发0x 10指令. 这个指令在MOSI上 串行输出。表示读x轴数据。紧接着读就行了。每次转换由150us.读的时候是MISO.
 指令集:


                                 图2  指令集
 
 
3.       3.在f_SCK的脉冲下,发0x 11指令. 这个指令在MOSI上 串行输出。表示读y轴数据。紧接着读就行了。
4.       最后算一下.
 
 


 Eg: 我们读到的是:F6   04 B2 03 4E
  F6是帧头,  1202-846=356               
356/6554=0.05431
Arc(0.05431)=3.1132655 °  
关键字:I2C总线  SPI总线 引用地址:I2C总线和SPI总线调试简介

上一篇:PROFIBUS-DP与PROFIBUS-PA总线的区别
下一篇:RS485如何实现多主机控制

推荐阅读最新更新时间:2024-05-03 00:11

基于FPGA的SPI总线在软件接收机上的应用
在软件接收机的研究中,为了实现在GPS或者北斗模式下基带对射频前端数据的采集,在Altera公司的CycloneⅢ系列 FPGA 器件上采用VERILOG语言编写了SPI总线协议,完成了对射频前端芯片GPS/北斗两种工作模式的切换,使基带可以随时获得两种模式下的数据。通过验证,采集来的数据与期望的结果一致。同时为工程设计提供了一种原型,也为进一步的工程开发奠定了基础。   因此,我们采用ALTERA公司的FPGA器件设计 SPI总线 的通信接口,该总线接口具有高速、配置灵活等优点,大大地缩短了系统的开发周期。   1 SPI总线原理   1.1 SPI总线协议简介   SPI总线是一种全双工同步串行接口,能够实现
[嵌入式]
基于FPGA的<font color='red'>SPI总线</font>在软件接收机上的应用
I2C总线实现AD7416的多点温控系统
    摘要: 详细介绍新型数字式温度传感器AD7416的功能、结构和特性参数,并给出其在多路循环温湿度检测控制仪中的应用实例。通过实践可知,AD7416测温范围宽、准确度高、相比其它数字式温度传感器有连接及编程简单的优点,具有推广使用价值。     关键词: AD7416 I2C总线 单片机 引言 AD7416是ADI公司生产的一个芯片中有完整的数字温度传感器和热监视系统的芯片,具有体积小、功耗低、温度测量范围宽(-55~+125℃)、测量精度高(10位二进制数字量输出)、高性价比、使用方便等优点,可以很容易和单片机组成多路温度检测控制系统。 在单一I2C总线上可连接多达8个AD7416,如图1所示。
[应用]
I2C总线协议的一些理解
1、无论读与写,都是在时钟线为低时把数据送到数据总线上,在高时采样数据,把数据锁存到内部,所以读之前先把时钟线拉低,做好准备(数据线为高表示释放数据线),为接下来读数据做好准备。也就是时钟信号为低时,数据线上的高低电平才允许变化,时钟信号为高时,数据总线上的数据必须保持稳定。   2、起始信号产生后,总线为被占用状态(SDA拉低);终止信号产生后,总线为空闲状态(SCL被释放了)。   3、接收器件收到一个完整的数据字节后有可能需要完成一些其它工作,如处理中断,可能无法立刻接收下一字节,这时从机将SCL拉成低电平,从而使主机处于等待状态。直到从机准备好接收下一字节,再释放SCL线使之为高,从而数据传送可继续进行。数据线上
[嵌入式]
用Verilog HDL实现I2C总线功能
摘要:简述了I2C总线的特点;介绍了开发FPGA时I2C总线模块的设计思想;给出并解释了用Verilog HDL实现部分I2C总线功能的程序,以及I2C总线主从模式下的仿真时序图。 关键词:I2C总线 FPGA Verilog HDL 时序 开发FPGA时,利用EDA工具设计芯片实现系统功能已经成为支撑电子设计的通用平台,并逐步向支持系统级的设计方向发展。在软件设计过程中,越来越强调模块化设计。I2C总线是Philips公司推出的双向两线串行通讯标准,具有接口线少、通讯效率高等特点。把I2C总线设计成相应的模块,有利于相关FPCA的开发。 目前有一些介绍相关开发的资料,但都是利用VHDL语言或AHDL语言实现的。本文给出利用Veri
[半导体设计/制造]
基于VHDL的I2C总线控制核设计
摘要:从状态机的角度,介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中,用于实现与TMS320C6000系列DSP的接口,并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案,详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL代码。此外,介绍I2C控制核与DSP相互通信中断处理机制的VHDL实现方法。最后,给出在Xilinx公司的ISE6.1+ModelSimXE5.7c软件平台中进行EDA的综合结果与时序仿真图。 关键词:I2C总线 状态机FPGA VHDL DSP 控制器核 引言 I2C总线是双向、两线、串行、多主控(mul
[半导体设计/制造]
基于SPI总线技术的同步422接口设计
  同步传输(Synchronous Transmission)是一种发送方与接收方都采用相同时钟频率的传输方式。具体来说,就是把要传输的一组数据组合成一帧,每一帧的开头部分是一组同步字符,用于通知接收方一个帧已经到达,但它同时还能确保接收方的采样速度和比特的到达速度一致,使收发双方进入同步。帧的结尾部分是一个帧结束标记,用于表示在下一帧开始之前没有其他即将到达的数据了。接收方不必对每个字符进行开始和停止的操作,一旦检测到帧同步字符,就在接下来的数据到达时接收它们。因此,与异步传输相比,具有很高的传输速度。而且,由于没有在传输的每个字符中都加入起始位和结束位,所以同步传输的开销比异步传输要小得多,通常前者的数据增值只有2.5%左右
[嵌入式]
单片机模拟I2C总线读写EEPROM(24CXX)程序二
昨天实现了字节的读写操作(前一篇程序一),今天实现了页写和连续读的操作。 电路不变,下面是仿真电路,只不过P2口的数码管由观测程序执行到哪一步改为查看接收缓冲区的数据。 程序如下: #include reg51.h #define unit unsigned int #define uchar unsigned char uchar num=4; uchar idata sendbuf ={0x96,0x84,0xd5,0x63}; uchar idata recivebuf ; sbit scl=P0^0; sbit sda=P0^1; sbit led0=P2^0; sbit led1=P2^1; sbi
[单片机]
单片机模拟<font color='red'>I2C总线</font>读写EEPROM(24CXX)程序二
I2C总线在单片机上的实现
随着大规模集成电路技术的发展,把CPU和一个单独工作系统所必需的ROM、RAM、I/O端口、A/D、D/A等外围电路集成在一个单片内而制成的单片机或微控制器愈来愈方便。目前,世界上许多公司生产单片机,品种很多。其中包括各种字长的CPU,各种容量的ROM、RAM以及功能各异的I/O接口电路等等,但是,单片机的品种规格仍然有限,所以只能选用某种单片机来进行扩展。扩展的方法有两种:一种是并行总线,另一种是串行总线。由于串行总线的连线少,结构简单,往往不用专门的母板和插座而直接用导线连接各个设备。因此,采用串行线可大大简化系统的硬件设计。PHILIPS公司早在十几年前就推出了 I2C串行总线,利用该总线可实现多主机系统所需的裁决和高低速设
[单片机]
<font color='red'>I2C总线</font>在单片机上的实现
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved