CEVA宣布推出其迄今功能最强大、效率最高的DSP架构,满足5G-Advanced及更先进技术的大规模计算需求
全新CEVA-XC20延续了CEVA在数字信号处理器领域的行业领导地位。这款DSP架构采用新颖的矢量多线程计算技术,与前代产品相比,可将功率和面积效率提升多达2.5倍
这个高度可扩展DSP架构瞄准5G-Advanced eMBB设备、智能手机和蜂窝RAN设备的密集基带计算用例
全球领先的无线连接和智能感知技术及共创解决方案的授权许可厂商CEVA, Inc. 宣布推出第五代CEVA-XC DSP架构,是迄今为止效率最高的CEVA-XC20架构。
全新CEVA-XC20延伸了CEVA在DSP领域的领导地位,它基于突破性矢量多线程大规模计算技术,旨在应对智能手机、高端增强移动宽带(eMBB)设备(如固定无线接入和工业终端)和一系列蜂窝基础设施设备(如基站、虚拟化DU加速器,以及Massive MIMO无线电中的波束成形计算)等广泛使用案例中的下一代5G-Advanced工作负载。借助CEVA-XC20架构,SoC和ASIC设计人员可以通过其业界领先的电源效率,设计出体积较小、功耗较低和更加环保的处理器产品,进而造福环境和社会。
ABI Research高级研究总监Dimitris Mavrakis表示:“CEVA的最新DSP架构提升了5G-Advanced蜂窝基带处理的性能和电源效率标杆,它采用独特的多线程方案,应对复杂5G场景中具有挑战性的电源、性能和面积限制。CEVA-XC20为任何开发自己的5G-Advanced硅芯片的无线半导体或OEM厂商提供了出色的解决方案,并且在帮助客户实现可持续发展目标的过程中发挥着关键性作用。”
CEVA与领先的一级OEM客户协商设计出CEVA-XC20架构,共同目标是改善移动网络性能和电源效率。CEVA-XC20采用新颖的动态矢量线程(Dynamic Vector Threading (DVT))方案解决了下一代计算密集型5G-Advanced应用所带来的性能难题。DVT方案支持真正的硬件多线程运作,到目前为止,这仅在通用CPU架构中出现。DVT实现了不同执行单元之间矢量资源的最佳共享,从而带来前所未有的矢量利用效率提升。这项技术达到了VLIW架构的最佳使用,提高了普通5G执行内核的核心效率,并显着增强了涉及多组件载体和多执行任务的用例。这样就可以增加矢量处理单元(这些单元通常在矢量DSP中占用大部分面积)的长度,同时保持甚至高于前几代内核的执行效率。
CEVA副总裁兼移动宽带业务部门总经理Guy Keshet表示:“5G-Advanced及更先进技术承诺不断增加蜂窝带宽并减低延迟,同时做到更环保、更节能。但这为需要实现这一承诺的无线设备企业和移动网络运营商带来了重大的挑战。我们最新的CEVA-XC20 DSP架构可以应对这些难题,充分利用CEVA在蜂窝DSP方面超过30年的丰富专业知识,可为最密集基带计算用例提供令人惊叹的更高电源效率。我们很荣幸能够与客户共同工作,不断改善蜂窝用户的使用体验,同时减低新技术对环境的冲击。”
第一款基于CEVA-XC20架构的DSP内核是CEVA-XC22 DSP,它使用突破性DVT方案支持两个执行线程。CEVA-XC22在基本5G用例和计算内核方面的效率(每瓦特性能和面积)相比其前代产品提高了2.5倍。CEVA还将CEVA-XC22集成到整体基带平台中,即用于蜂窝基础设施的PentaG-RAN平台和用于高性能移动设备的PentaG2-Max平台。其中,这款内核将推动这些CEVA异构计算平台,包括两个DSP和计算引擎加速器。
供货
CEVA将于今年第二季提供CEVA-XC22 DSP的普遍授权。CEVA-XC22客户还可以获得CEVA的Intrinsix团队提供ASIC/SoC共创服务带来的益处,以帮助整合和支持系统设计和调制解调器开发工作。
关键字:CEVA DSP
引用地址:
CEVA宣布推出其迄今功能最强大、效率最高的DSP架构
推荐阅读最新更新时间:2024-11-17 15:25
基于DSP的低功耗高速数据采集系统
随着电子技术的发展及新器件的不断涌现,电子系统在手持设备、便携医疗仪器以及野外测试仪器等领域得到了广泛的应用。在这些领域的应用中,由于客观条件的限制,通常采用电池或蓄电池为仪器设备提供电源。在这种情况下,如要实现系统长时间工作,必然对仪器设备系统功耗的要求较高,因此低功耗系统的设计在这些应用领域中得到广泛重视。 1 TMS320VC5509简介 TMS320VC5509(以下简称VC5509)是德州仪器(TI)公司针对低功耗应用领域推出的一款低功耗高性能DSP,采用1.6V的核心电压以及3.3V的外围接口电压,最低可支持0.9V的核心电压以 0.05mW/MIP的低功耗运行。VC5509支持丰富的外设接口,最
[嵌入式]
美高森美推出创新可编程DSP平台Timberwolf
实现用于智能处理市场的领先解决方案。 平台采用小尺寸设计的专有4 MAC数字信号处理器引擎,具有专用硬件加速器、特殊封装和低功耗运作。 致力于提供大功率、安全、可靠与高性能半导体技术方案的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC) 宣布推出全新Timberwolf™数字信号处理器(Digital Signal Processors, DSP)平台,以满足不断增长的智能处理市场需求。Timberwolf DSP平台充分利用美高森美在语音通信领域丰富的专有技术和领导地位,进入要求语音清晰、无噪声、无回声的新兴免提手持应用领域。 全新Timberwolf平
[嵌入式]
用DSP控制器整合马达控制和功率因数校正
随着数字信号处理器(DSP)价格从几百美元降到3美元,DSP在价格敏感的家电(如洗衣机、冰箱、加热器、通风和空调机)中正越来越多地被采用。带特殊外设的高MIPs DSP,除显著地改进这些产品性能外,还大大地简化产品设计过程并提供各种重要的特异性能。DSP非凡的处理能力,使得制造商能满足用户不断增加的要求,如较高的效率和可变速度工作及精确的速度控制特性。
低成本DSP控制器能使很多先进的马达控制算法内置在对成本非常敏感的应用中。DSP控制器的带宽也使设计人员能用一个控制器整合多种功能,如把马达控制、功率因数校正和通信协议整合在一起(见图2)。本文描述采用低成本DSP控制器的单板AC感应马达驱动(带功
[传感技术]
ARM/DSP双核系统的通信接口设计
引 言
嵌入式系统的核心是嵌入式微处理器和嵌入式操作系统。早期的嵌入式系统硬件核心是各种类型的8位和16位单片机;而近年来32位处理器以其高性能、低价格,得到了广泛的应用。近年来,又出现了另一类数据密集处理型芯片DSP。DSP由于其特殊的结构、专门的硬件乘法器和特殊的指令,使其能快速地实现各种数字信号处理及满足各种高实时性要求。随着现代嵌入式系统的复杂度越来越高,操作系统已成为嵌入式系统不可缺少的部分。免费的嵌入式操作系统,如Linux等,随着自身不断的改善,得到了飞速的发展。Linux是一个免费的、强大的、可信赖的、具有可伸缩性与扩充性的操作系统。Linux实现了许多现代化操作系统的理论,并且支持完整的硬件驱动程序、网络通
[嵌入式]
最新FPGA的DSP性能介绍
“今天, FPGA 越来越多地应用在多种 DSP 中。我们预计这一趋势在未来几年会更加明显。”美国调查机构Berkeley设计技术公司做了上述预测。以Xilinx和Altera为主的两大 FPGA 厂商多年前就涉足了 DSP 应用领域,近一、两年,随着3G通信、视频成像等领域的发展,FPGA for DSP (FPGA的 DSP )再次成为了热点。 为什么会用FPGA做 DSP ?Xilinx中国区运营总经理吴晓东从DSP的概念上进行了分析:DSP表示数字信号处理器,也可以表示为数字信号处理—并不代表某一种芯片。实际上,数字信号处理有很多种不同的解决方法,可以用普通的数字信号处理器、MCU(微控制器)等实现,同样,FPGA也
[应用]
TMS320C62X DSP的混合编程研究
摘要:目前,C语言和汇编语言的混合编程已经在TI公司的TMS320C62X上成为一种最流行的编程方法。阐述了基于TMS320C62X的C语言和汇编语言混合编程应遵循的接口规范以及并行汇编代码的编写。给出了一个基于TMS320C62X的运动补偿的混合编程设计实例。
关键词:DSP C语言 并行汇编 混合编程
TMS320C62X是美国德州仪器公司TI的新一代高性能定点数字信号处理器(DSP)芯片。基于DSP的软件设计问题,就是采用编程语言进行算法实现并使程序效率尽量满足实时性要求。TI DSP的软件设计可以采用汇编语言、高级语言C/C++以及C语言与汇编语言的混合编程。完全采用汇编语言编程复杂性高、开发周期长,而完全采用
[嵌入式]
ADI新款SHARC处理器,创造最高性价比
“通过ADI公司带给市场的每一款新型SHARC处理器系列,我们见证了空前广泛的开发者社群创造了一次又一次设计创新的飞跃,他们都将SHARC视为业界卓越的浮点处理器平台,”ADI公司DSP部门副总裁Jerry McGuire 表示,“SHARC2148x及SHARC2147x系列处理器将SHARC级别的浮点处理带入新的一类设计中,使设计师打破了系统功能、经济性和便携性方面的极限。” 性价比卓越的浮点处理器 SHARC 2147X和2148X之所以被称为设计创新飞跃,最主要的原因就是出众的性价比优势,最低售价不足8美金/片,远低于竞争对手的同级产品,价格/Mbit仅为三美金左右。 下图为两款产品的详细比较图:
[嵌入式]
现代数字DSP的结构划分
最近两年,DSP处理器的更高性能由于不能从传统结构中得到解决,因此提出了各种提高性能的策略。其中提高时钟频率似乎是有限的,最好的方法是提高并行性。提高操作并行性,可以由两个途径实现:提高每条指令执行的操作的数量,或者是提高每个指令周期中执行的指令的数量。这两种并行要求产生了多种DSPs新结构。 增强型DSP 以前,DSP处理器使用复杂的、混合的指令集,使编程者可以把多个操作编码在一条指令中。传统上DSP处理器在一条指令周期只发射并执行一条指令。这种单流、复杂指令的方法使得DSP处理器获得很强大的性能而无需大量的内存。 在保持DSP结构和上述指令集不变的情况下,要提高每个指令的工作量,其中的一个办法是用额外的执行单
[嵌入式]