摘要:CX7925是Sony公司推出的串行输入锁相环频率合成和可编程分频集成电路。可广泛用于调幅、调频、电视广播及其它无线电池的数字调谐。文中详细介绍了CX7925的内部结构、引脚描述和基本功能,给出了CX7925的典型应用电路和使用方法。
关键词:CX7925;锁相环;压控振荡器
1 CX7925的主要特点
频率合成技术是通讯系统中的关键技术之一,它通常利用晶体组成标准频率源,然后通过合成的方法产生所需的频率信号,这些信号与标准频率源之间具有相同的频率稳定度和精确度。使用该技术构成的电路称为频率合成器。目前广泛采用的是数字式频率合成器,它们一般由晶体振荡器、分频器、鉴相器、滤波器和压控振荡器(VCO)等组成,
它将晶体振荡器输出的频率信号分频得到标准频率信号,然后与压控振荡器(VCO)输出的频率信号在鉴相器中进行相位比较并产生环路锁定控制电压,该电压通过滤波器加到压控振荡器(VCO)上,便可对压控振荡器输出的信号进行控制和校正,直到环路被锁定为止。
CX7925是Sony公司推出的一种具有串行数据输入、锁相环频率合成和可编程分频的集成电路。该电路的主要特点如下:
●可用于调幅波、调频波、电视广播及其它无线电波的数字调谐。
●采用高速N沟道绝缘栅MOS技术。
●最高工作频率:CX7925B为300MHz;CX7925B-1为350MHz。
●可编程分频系数为292~151。参考频率分频系数为2~16393;可将4MHz晶振频率分频为2MHz~244Hz。
●高频鉴相器具有高的信噪比(S/N)。
●端口AMI、FMI、TVI可以在各自频带范围内输入高频信号。
●功耗仅120mW。
●供电电压VDD :-0.5V~+7V;
●引脚输入电压Vin:-1V~+7V。
2 引脚功能
CX7925采用14脚SO14表贴封装,其引脚排列如图1所示,各引脚功能如表1所列。
表1 CX7925引脚功能描述
引脚号
功能符号
功 能 描 述
1
Vbb
基准端口。接0.01μF电容到地
2
CLK
时钟输入端。20位串行数据在该信号上升沿时会发生移位
3
LAT
锁存信号输入端。该信号高电平时锁存移位寄存器的输入数据
4
PIN
数据输入端
5
X1
连接晶体振荡器,最高频率13MHz,标频4MHz
6
X0
参考频率输出端
7
PD
鉴相器输出端(三态)
8
A0
可编程计数器输出
9
B0
可编程分频器输出
10
TV1
高频电视信号输入端(300MHz~350MHz)
11
FM1
高频调频信号输入端(150MHz~180MHz)
12
VDD
电源电压,+5V
13
AM1
高频信号输入端
14
Vss
地
3 CX7925的结构原理
CX7925内部主要由参考分频器、移位寄存器、锁存器、N分频计数器以及鉴相器等部分组成。其内部简化框图如图2所示。
CX7925作为一个可编程的频率合成器,它可在应用中提供两个可编程对外输出控制口、三个控制输入端CLK、 LAT、IN以及两个控制输出口A0和B0。CX7925共有数据输入方式(DATA INPUT)、上/下方式(UP/DOWN)和数据检测方式(DATA DE-TECT)三种控制功能。
(1)数据输入方式(DATA INPUT)
在该方式中,可对CX7925的所有初始电平(共40位数据,20位为一组)进行设置。同时可由移位寄存器在CLK时钟信号的上升沿接收数据。其数据输入时序如图3所示。
(2)上/下方式(UP/DOWN)
此方式主要用于AFT(自动频率调谐、频率扫描电台搜索)功能。当CLK端为低电平时,LAT端由低电平变为高电平,此时UP/DOWN计数器中的内容会随DIN电平的高低而加1或减1,从而改变锁定频率。重复这个过程可以实现频率扫描的控制。图4是其时序图。
(3)数据检测方式(DATA DETECT)
该方式常用于检测控制器的数据是否正确。CX7925在使用中,参考分频器以及其它控制端数据组均以20位数据为预置数据。格式为:
R0 R1 R2 R3 R4 R5 R6 R7 R7 R9 R10 R11 R12 R13 P11 P12 A B T1 C
其中R0~R13为基准分频数分频值的二进制数值,具有最低有效值。实际分频数为输入数据加2;P11和P12是高频信号输入选择端。具体选择方式如表2所列。
表2 高频信号输入端口选择
高频信号
AMI
FMI
TVI
P11
-
0
1
P12
0
1
1
表3 A、B控制的分频比
A
1
0
0
B
0
1
0
分频比
1/2
1/4
1/8
A、B、T1为低电平时,A0和B0端相应输出A、 B的值,以用来控制外接分频器的分频比。具体如表3所列。
当T1为高电平时,A0引脚可输出鉴相器的当前状态(锁定/失锁)。A0端为0时,表示锁定;为1时表示失锁。此外,这个信号还可用作静噪信号。B0端作为数据检测方式的数据输出口,它可在CLK端输入时钟信号的作用下,使移位寄存器内的数据连续输出。
对输入的高频信号可进行如下分频操作,数据组同样也是20位。格式为:
N0 N1 N2 N3 N4 N5 N6 N7 N8 N9 N10 N11 N12 N13 N14 N15 N16 N17 T2 C
其中N0~N17用于确定可编程分频器的分频数N,实际分频数如表4所列。
表4 高频信号的分频操作
控制数据
输入端口选择
分频输入数据
实际分频数N0
N0的范围
P11
P11
-
0
AMI
0~65535
N+2
265537
0
1
FMI
4~262143
N+8
12262151
1
1
TVI
4~262143
2(N+8)
24524318
表5 A0和B0口的状态
输入数据
A0口
B0口
T2
T1
A
B
0
1
-
-
失锁信号
移位寄存器输出
1
1
0
0
参考分频数输出
主分频数输出
1
1
0
1
主分频输出
-
T2主要被用于测试模式的选择,使用时通常将其设置为低电平。
检测分频器数据(参考分频器)和可编程高频分频器时,可将T2、T1置于高电平,并将A、B置于低电平,这时A0和B0将分别输出参考分频器和高频分频器的分频数。表5给出了A0和B0端的具体状态。
3 典型应用电路
图5所示是用CX7925组成的单片频率合成锁相环电路。
图中,引脚5、6外接的晶体振荡器用来产生3.975MHz的基准信号,CX7925根据MCU传送过来的分频信号对引脚11的输入信号进行分频,接着再与3.975MHz基准信号分频得到的25kHz参考信号进行鉴相操作。若两个信号同相,则CX7925的引脚7为高阻状态;若引脚11输入信号的相位超前25kHz参考基准信号,则引脚7输出高电平,反之输出低电平。之后,鉴相输出信号再经电平转换电路进行电平转换和滤波得到一直流电压,即压控振荡器的控制电压(VCO)。该电压可以控制调节压控振荡器的工作频率,使之与基准参考信号同相,从而保持与基准信号同样的精度。改变输入信号的分频比,压控振荡器工作频率也将随之改变,这样,该电路将成为一个受MCU输出分频比控制的压控振荡器(VCO)。
引脚8为锁定检测信号,当参考信号与引脚11输入的主信号同相时,8脚输出低电平,反之输出高电平。因此,通过检测该引脚的状态可以判断锁相环是否锁定。
引脚2、3、4分别是串行时钟信号、锁存信号及串行数据输入端口,CX7925利用这三个引脚接收微控制器送来的分频指令信号进行工作。
4 结束语
文中介绍的基于CX7925的单片频率合成锁相环电路已成功应用于某航空电台的二次检测设备中。经一段时间使用表明,该电路工作稳定、可靠,能满足设计要求。
引用地址:CX7925频率合成锁相集成电路的原理及应用
上一篇:蓝牙芯片ROK 101 007在语音系统中的应用
下一篇:DS/FH混合扩频接收机解扩及同步技术的FPGA实现
- 热门资源推荐
- 热门放大器推荐
小广播
热门活动
换一批
更多
最新网络通信文章
- 芯原推出新一代高性能Vitality架构GPU IP系列 支持DirectX 12和先进的计算能力
- 应对 AI 时代的云工作负载,开发者正加速向 Arm 架构迁移
- NVIDIA 推出高性价比的生成式 AI 超级计算机
- Gartner发布2025年影响基础设施和运营的重要趋势
- 智谱清言英特尔酷睿Ultra专享版发布,离线模型玩转AIPC
- Quobly与意法半导体建立战略合作, 加快量子处理器制造进程,实现大型量子计算解决方
- RTI Connext Drive参展CES 2025,以领先通信框架加速SDV开发
- 黑莓 1.6 亿美元甩卖网络安全业务 Cylance,远低于其 14 亿美元的收购价
- eIQ® Time Series Studio简介:简化边缘 AI 开发
更多精选电路图
更多热门文章
更多每日新闻
- Power Integrations面向800V汽车应用推出新型宽爬电距离开关IC
- 打破台积电垄断!联电夺下高通先进封装订单
- Ampere 年度展望:2025年重塑IT格局的四大关键趋势
- 存储巨头铠侠正式挂牌上市:首日股价上涨超10%
- Vishay 推出新款精密薄膜MELF电阻,可减少系统元器件数量,节省空间,简化设计并降低成本
- 芯原推出新一代高性能Vitality架构GPU IP系列 支持DirectX 12和先进的计算能力
- NXP 2.5亿美元收购Aviva,但车载SerDes领域依然处于战国时期
- 应对 AI 时代的云工作负载,开发者正加速向 Arm 架构迁移
- 沉浸式体验漫威宇宙,英特尔锐炫显卡为《漫威争锋》提供Day 0支持
- 艾迈斯欧司朗与法雷奥携手革新车辆内饰,打造动态舱内环境
更多往期活动
厂商技术中心