力抗三星台积电晶圆、封测一手抓

    为抗拒三星和Intel跨足晶圆代工的竞争，以及从三星手上抢下苹果处理器（A7）的订单，台积电近年来跨业整合的策略明确，从入股Mapper、ASML等半导体设备商，转投资创意电子，扩大晶圆代工事业，到布建逾400人的封测团队，不断出手进行一条龙事业体的布局。

事实上，跨业整合已是台积电维持龙头地位不得不走的路，因为下一个半导体业竞赛的技术已非对晶片集积度进化的追逐，比得是谁能最有效率且最有弹性地实现3D IC产品。目前，三星在这个领域站在领先地位，据分析也是台积电无法吃下苹果A6晶片的主因之一。

由于3D IC横跨晶圆及封测业两端，因而衍生出via-first/via-middle/via-last等不同的TSV制程技术，以及多种不同的业务模式。不过，透过整合从前端制造到后端封测的垂直式整合作业方式，已是三星和台积电很清楚要走的路。

针对3D IC，台积电端出的菜称为CoWoS（Chip on Wafer on Substrate），就是将逻辑晶片和DRAM放在矽中介层（interposer）上面，然后封装在基板上，这个架构属于2.5D IC封装架构。对于台积电跨足到封测领域，负责「CoWoS」制程研发的台积电资深处长余振华曾经指出：「最重要的理由是，封测业已经跟不上晶圆代工的脚步了。」

余振华这么说的理由，除了3D IC必须跨领域设计外，对于先进制程的良率控制上，晶圆与封测分家的生产体系​​，容易造成责任不易厘清的问题。因此希望透过一条龙的服务方式来担起所有的风险，也能满足Apple这个潜在大客户及现有主力客户包括Xilinx、AMD、NVIDIA、Qualcomm、TI、Marvel、Altera等对2.5D IC的迫切需求。

当然，台积电此举也对日月光、矽品及力成等一线封测厂造成很大的压力。为了力扫市场对封测业将流失地盘的说法，日月光及矽品皆强调，在先进高阶封测制造不会缺席；力成则决定舍弃2.5D直接跨入3D IC，率先导入应用在记忆体DRAM产品。