利用 Virtex-5 SXT 的高性能 DSP 解决方案

发布者:乐呵的挑最新更新时间:2008-11-27 来源: 赛灵思关键字:Xilinx  FPGA  Virtex-5  DSP 手机看文章 扫描二维码
随时随地手机看文章

  二十多年来,FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现,可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结合起来,就可以利用大规模并行计算实现有效的滤波器算法。

  在未加工频率性能方面的损失,通过并行计算得到了弥补,而且得远大于失,可谓“失之东隅,收之桑榆”;由此获得的 DSP 带宽完全可与替代方案媲美。随着时间的推移,乘法器和加法器的实施越来越高效。1998 年,Xilinx 顺理成章推出了第一个集成于 Virtex-II FPGA 系列产品中的嵌入式乘法器。Xilinx Virtex-II 和 Virtex-II Pro 系列产品深得人心,推动基于 FPGA 的 DSP 更上层楼,打破了每秒十亿次 MAC 运算的壁障。

  在数字性能、军事、国防、视频和图像市场需求的助推下,Xilinx 进一步做出调整,成功应对了一系列独特挑战,使极大规模并行实施方式跨上又一个新台阶。随着乘法器和加法器性能和数量的增长,对功耗进行管理也变得越来越困难。

  Xilinx 的工程师们设计出了 DSP48 Slice,使这一难题迎刃而解。DSP48 Slice是一种超低功耗、高性能、全方位的数字信号处理元件,可方便地实现级联,而不占用任何 FPGA 架构资源。此元件在 Virtex-5 器件中得到进一步加强,并重新命名为 DSP48E Slice,能支持更高的精度、SIMD(单指令多数据)操作、集成模式检测电路和逻辑单元。

  对快速数据输入和系数存储器的需求促使 Xilinx 构建起一个数字信息处理平台,其中的 DSP48E Slice 含有率之大前所未见,并且拥有极其充裕的 Block RAM 和分布式 RAM。作为画龙点睛之笔,Xilinx 在此平台中使用了运行速度高达 3.125 Gbps 的集成高速串行通道,在芯片上移入和移出数据变得更为快捷。风云际会,这些元件组合在一起,Virtex-5 SXT 平台由此应运而生。[page]

  Virtex-5 SXT 引擎 – DSP48E Slice

  想要理解 FPGA 中数字信号处理的演变过程,必须回顾一下 DSP48E Slice(见图 1),及其设计的三个主要方面。

  集成乘法器和第二阶段。利用集成的二级加法器/减法器/累加器扩展乘法器的运算。现在,在单独一个 DSP48E Slice 中,就可以执行最常见的 DSP 运算组合了。

  紧缩实施。为了提高性能、降低功耗,各个 DSP48E Slice 被设计成独立元件,然后通过接口像积木块一样连接到一起,而每一个 DSP48E Slice 都包含独立于 FPGA 架构的专用路径和缓冲。

  全方位定制设计。Xilinx 很早就确定,要实现高性能和低功耗,一个按照最新工艺尺寸度身打造的全方位定制设计是必不可少的。Xilinx 设计团队与 Arithmetica 通力协作,将乘法器和加法器电路 MathIP 库加以集成,进一步提高了效率。

  以这种设计为依托,DSP48E Slice 的实施在性能和低功耗效率方面达到了前所未有的水平。Virtex-5 器件中的 DSP48E Slice 分别以高速 550 MHz、中速 500 MHz 和低速 450 MHz 运行。无论您单独使用一个 DSP48E Slice 还是将所有 640 个 DSP48E Slice 汇集到最大的 Virtex-5 SXT 器件中,都可以达到这一性能(使用专用的级联逻辑实现每秒 3520 亿次乘法累积运算)。而且,实现这一令人叹为观止的性能,仅仅使用了 DSP48E Slice,完全没有消耗逻辑或 FPGA 路径资源。

  这种专用的级联逻辑意味着能耗的计算是基于每一个 DSP48E Slice 的,也即其运行速度和输入的翻转率。单个 DSP48E Slice 的实测典型功耗为 1.38 mW/100 MHz。不难算出,假定 Virtex-5 SX95T 器件中所有 640 个 Slice 均以 550 MHz 运行,而翻转率为通常的 38%,则所有 DSP48E Slice 的总体动态功耗为 4.92W。 [page]

  低功耗、高性能设计技术

  为了充分利用独特的 Virtex-5 SXT 架构进行数字信号处理,建议遵循如下的简易指南:

  实施能最大化使用 DSP48E Slice 的滤波器算法。每一个 25 x 18 位的 DSP48E Slice 都等同于 500 个以上可编程逻辑 Slice,功耗为同等逻辑实施的 1/10,单独或链接运行速度高达 550 MHz。

  利用 DSP48E Slice 的所有功能。每一个 DSP48E Slice 都可配置成独立的 25 x 18 乘法器,一个 25 x 18 位乘法器兼加法器/减法器/累加器,或者一个 48 x 48 位加法器或减法器。每一个 DSP48E Slice 都支持 SIMD 运行以及对称或收敛圆整。

  实施定点或浮点运算。DSP48E Slice 不仅对于定点 FIR、FFT 或复杂的过滤器运算而言是理想的产品,25 x 18 的输入大小和级联路径还使我们可以使用两个 DSP48E Slice 来实现高效的 24 x 24 无符号浮点运算。

  在数字信号应用中使用 DSP48E Slice

  Virtex-5 SXT 平台中 DSP48E Slice、Block RAM、逻辑和数千兆位级收发器的独特结合,为 DSP 过滤器的应用提供了高成本效益、高性能、低功耗的解决方案。为了说明这一点,让我们看看 Virtex-4 SX 和 Virtex-5 SXT 器件平台中无线卡的应用,对比一下两种情况下的功耗差别。 

  WiMAX 数字前端 (DFE) 集成了以下内容:数字上变频 (DUC) /数字下变频 (DDC)、振幅因数缩小 (CFR) 和自动增益控制 (AGC)。本设计中要求的过滤功能正好与一个 Virtex-4 SX25 FPGA 或一个 Virtex-5 SX35T FPGA 所能提供的 DSP48E Slice 相匹配。本设计运行频率为 276 MHz,消耗 Virtex-4 SX25 FPGA 中 73% 的 DSP48 资源(128 个中的 95 个),或者 Virtex-5 SX35T FPGA 中 48% 的 DSP48E 资源(196 个中的 95 个)。

  尽管单看 WiMAX DFE 方案的表现和用于其实施的资源已令人惊叹,真正堪称一绝的还是其功耗效率。本设计主要使用 DSP48 或者 DSP48E Slice,但也消耗 Block RAM 和逻辑。表 1 对这些方案进行了对比,并展示由 Virtex-4 到 Virtex-5 器件的实测功耗和降低水平。

  结论

  对数字信号处理的要求在不断提高,提供可扩展高性能 DSP 的呼声日益响亮,因此,在每秒几百 GMAC 甚至更高的水平上管理功耗的难题也愈见急迫。Xilinx Virtex-5 SXT FPGA 平台提供了独特的单芯片解决方案,充分利用大规模并行计算达到超高性能,同时将功耗降到最低。

关键字:Xilinx  FPGA  Virtex-5  DSP 引用地址:利用 Virtex-5 SXT 的高性能 DSP 解决方案

上一篇:TMS320C6711中心定位实时图像处理系统
下一篇:MIPS 连接和嵌入式外设解决方案

推荐阅读最新更新时间:2024-05-02 20:43

高云FPGA助力为芯危机下的汽车行业带来曙光
近年来,国际形势风云变幻,中美关系持续吃紧,半导体行业大事频发。受美国管制影响,从通信、工业、安防到人工智能领域,国内各行业均遭受不同程度的“卡脖子”。 2021年1月16日,美国和欧洲半导体制造商全面停止向中国汽车厂家提供芯片,再次加重了国内企业的“芯”危机,中国汽车行业面临大面积停产的危险。 据相关媒体报道,“中国自主品牌98%以上的车载半导体来自于欧美供应商,在货源受限的情况下,进入无限期停产状态。负责向中国及全球各大整车制造提供集成半导体总成的前十大供应商:恩智浦、瑞萨电子、英飞凌、意法半导体、博世、德州仪器、安森美、罗姆半导体、东芝、亚德诺,掌控了全球车载半导体市场的80以上的市场份额。”(消息引自:后视镜里的未
[嵌入式]
高云<font color='red'>FPGA</font>助力为芯危机下的汽车行业带来曙光
如何发现并解决FPGA设计中的时序问题
耗费数月精力做出的设计却无法满足时序要求,这确实非常令人伤心。然而,试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。 时序问题的恼人之处在于没有哪种方法能够解决所有类型的问题。由于客户对于和现场应用工程师共享源代码通常非常敏感,因此我们通常都是通过将工具的潜力发挥到极致来帮助客户解决其时序问题。当然好消息就是通过这种方法以及优化RTL代码,可以解决大多数时序问题。 但在深入探讨之前,我们首先需要对时序问题进行一点基本分析。这里的目标是首先排除明显的问题,如将时钟引脚置于器件的上部、在器件下部驱动数字时钟管理器(DCM),然后再在器件上部驱动全局缓冲(BUFG)
[嵌入式]
如何发现并解决<font color='red'>FPGA</font>设计中的时序问题
基于FPGA的车道偏离预警系统的设计
摘要: 介绍了一种以FPGA芯片为核心,基于数字图像处理技术和SOPC技术的车道偏离预警系统实现方案。系统通过CCD摄像头完成车辆前方图像的采集,利用Hough变换实现车道检测,利用边缘检测函数完成偏离预警的功能。系统具有良好的便携性、灵活性和通用性。详细的论述了该系统硬件结构和软件设计思想,并分析了系统具有的优点。 关键词: 车道偏离;车道检测;Hough变换;SoPC;FPGA; 0 引言 随着我国国民经济的发展,汽车拥有量剧增,同时公路建设事业的迅速发展,造成目前公路交通呈现行驶高速化、车流密集化和驾驶员非职业化的趋势,由汽车碰撞引起的交通事故危害着人民的生命财产安全。根据美国国家公路交通安全管理局(NHTSA)
[嵌入式]
基于<font color='red'>FPGA</font>的车道偏离预警系统的设计
技术文章—FPGA器件的负载点解决方案
描述电源系统的需求很容易,执行这些需求却更具挑战性。只要它比上一代产品更小、更可靠、更有效且成本更低,那么设计经理、营销团队和用户就会很高兴。FPGA等现代半导体器件使这项具有挑战性的任务变得更加困难,它们需要以大电流提供多个容限严格的电压轨,并涉及到时序等其他复杂问题。 在这篇技术文章中,Aimtec公司将研究现代电源架构如何帮助解决这些挑战,并讨论如何选择电源模块。本文还将考虑设计与购买这些模块化解决方案哪种更好。 现代电源架构及向中间总线的过渡 在早期的系统中,大多数半导体采用5V供电,电源通常只是一个单元,有时带有多个电压轨,以便适应多个模拟器件,并通过布线将电能分配到系统各处。可靠性至关重要的系统有时会以冗余
[嵌入式]
技术文章—<font color='red'>FPGA</font>器件的负载点解决方案
基于现代DSP技术的QPSK调制器的设计
四相相移键控调制(Quaternary Phase Shift Keying,QPSK)是一种线性窄带数字调制技术,它已经在数字调制技术中占有重要的地位,被广泛地应用于卫星通信、移动通信、视频会议系统、蜂窝电话和其它数字通信领域。具有频带利用率高、频谱特性好、抗衰落性能强、较低的比特错误率等优点。   DSP技术主要是指将DSP的基本理论和算法付诸实现的途径和方法。传统的DSP技术是当前广泛使用的DSP处理器的解决方案,而这种解决方案日益面临着不断增加的巨大挑战,自身的技术瓶颈导致这种解决方案在DSP许多新的应用领域中的道路越走越窄。而现代DSP技术是相对于传统DSP技术而言的,是基于可编程片上系统SOPC(System on
[模拟电子]
基于现代<font color='red'>DSP</font>技术的QPSK调制器的设计
基于LMS自适应噪声抵消法的无位置传感器研究
在无刷直流电机伺服控制系统中,无位置传感器的位置检测是关键。无位置传感器具有体积小、精度高、可靠性好、易于维护等优点,在伺服系统中得到广泛的应用。常用的转子位置检测法有反电动势法、磁链估计法、卡尔曼滤波等技术,比较成熟和常用的是反电动势检测技术。他是通过测量三相端电压,检测反电势过零点得到转子相位信号进行换相。但是在低速的情况下,由于噪声的干扰,反电动势的幅值相对于噪声信号小,不易检测出反电动势,从而引起电机失步。自适应噪声抵消法是以噪声干扰信号为处理对象,利用噪声信号和原始被测信号不相关的特点,自适应地调整滤波器的传递特性,将噪声干扰抑制或者非常大的衰减,提高信号传输中的信噪比。而自适应LMS滤波算法计算简单,易于实时信号
[工业控制]
DSPFPGA在汽车电子中的广泛应用
  1 引言   20世纪末,全球范围内兴起的信息革命浪潮,为汽车工业的突破性发展提供了千载难逢的机遇,信息技术的广泛应用是解决汽车带来的诸如交通拥挤、交通安全、环境污染、能源枯竭等问题的最佳途径。同时,随着汽车电子技术的发展,电子组件所占整车成本的比例也逐步上升。据统计资料表明,目前,在欧美国家生产的汽车上,电子组件已占到汽车总成本的20%~30%,并且,车用电子组件还以每年8.8%的速度快速增长,特别是数字信号处理器芯片(DSP)的用量更是将以每年25%的速度增长。估计到2005年,汽车电子组件的市场规模,将达到170亿美元。由此可见,电子化、集成化、数字化、信息化、网络化、智能化、小型化和个性化已经成为并且还将继续是
[嵌入式]
Alliantek获授权采用CEVA-X DSP及多媒体子系统以开发多标准的多媒体平台
CEVA 的高性能、可编程多媒体子系统给予 Alliantek 高度灵活性 , 针对便携式多媒体市场开发极具价值及与众不同的多媒体平台 ? 专业向半导体行业提供数字信号处理器 (DSP) 内核、多媒体及存储平台知识产权的全球领先厂商 CEVA 公司 宣布授权 Alliantek 公司采用业界领先的 CEVA-X1620 DSP 和 CEVA-XS1200 系统平台,针对便携式多媒体市场开发多标准的多媒体平台。与此同时, Alliantek 也获授权采用 CEVA 的多媒体软件,该软件是特别针对 CEVA-XS1200 系统平台设计和优化的。 Alliantek
[焦点新闻]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved