基于DSP与FPGA的光栅地震检波器的信号处理系统

发布者:JFET最新更新时间:2014-03-08 来源: 中电网关键字:DSP  FPGA  光栅  地震检波器  信号处理 手机看文章 扫描二维码
随时随地手机看文章

在石油地震勘探中,地震仪通过地震检波器采集信号。地震检波器是为了接收和记录地震波而设计的一种精密的机械、电子组合装置,是地震勘探数据采集中的重要环节,其性能好坏直接影响地震记录质量和地震资料的解释工作。光栅传感技术的发展为检波器的设计提供了有力的手段。其光栅信号处理技术仍局限于低速度的信号处理,虽然测量精度较高,但其动态特性难以满足振动信号检测等高速变化信号的处理要求,本文设计了一种利用DSP与FPGA结合的光栅振动信号处理系统,它主要完成对光栅震动传感器输出的两路正交的正弦波信号的采集、计数、高倍细分等,从而实现了对快速的振动信号的复现。

1 光栅地震检波器的工作原理

光栅地震检波器主要由光源(白光或单色光)、准直镜、光电池、指示光栅(副光栅)、光栅谐振子(主光栅)组成。光栅谐振子(主光栅)为检波器的可动部分,由上弹簧片和下弹簧片支撑。工作时,检波器外壳通过检波器尾钉与大地连接并固定,当大地受到震源激发后,地震波传至地面引起地面震动,检波器外壳也随之震动。而光栅振子由于弹簧片的弹性和本身的惯性,有保持绝对不动的趋势,从而产生了光栅振子与外壳的相对运动,也就是说光栅副中的主光栅与裂向式指示光栅之间产生了相对运动。两块叠放在一起的光栅具有了相对运动也就会产生与之相对应的莫尔条纹,从而在相位差为90°的四个光电池上产生莫尔条纹的变化,于是光信号被转化为电信号,再经差分放大后形成两路相位相差90°的正弦或余弦波信号。

2 光栅震动信号的同步采集

要保证整个系统对振动信号的实时复现,关键是要保证对两路模拟正弦波的同步采集。若使用DSP直接控制多通道的模数转换器,由于编程语言的顺序结构和单个模数转换器不能同时采样保持的限制,对于多路信号的采集只能分时多通道顺序采集,这样对同一点的两路模拟波的采集肯定会产生相位差,这样对复现出来的原振动信号会造成相当大的失真。但是由于FPGA的编程语言VHDL执行时是并发执行的,并不受到它们在主结构中的编写顺序的影响。根据上述特点,对于本系统的设计可以分成三个并行进程,分别是2个光栅信号采集的进程和一个加减计数器的进程。

AD转换器选用的是LINEAR公司生产的LTC1606,该器件是具有采样保持功能的16位250kHzADC。该ADC分辨率高,采样速率高、功耗小,可在高精度的数据采集系统中广泛应用。

光栅振动莫尔条纹的信号采集采用成直线排列的相位差为90°的四个光电池,分别记为1、2、3和4,如图1所示。它们接收由被测振动信号调制的莫尔条纹,并通过差动放大器、整形滤波器输出两路正交的正弦信号。这两路信号分成两组,其中一组经过鉴零比较电路转换成方波送入辨向电路为FPGA中加减计数器提供计数累加值和辨向信号。另一组则直接将放大的模拟电压信号送入两路AD转换器转换成数字量并存入FPGA。在FPGA中开辟3个双口RAM存储器用来顺序存放每一点的整周期计数值和两路波形的数字量,为DSP进行高倍细分提供基础数据。

 2.1 双口RAM的设计

双口RAM是常见的共享式多端口存储器,双口RAM最大的特点是存储数据共享。一个存储器配备两套独立的地址、数据和控制线,允许两个独立的CPU或控制器同时异步地访问存储单元。由于硬件双口RAM接口时序复杂,成本高也会给系统带来不稳定性,因此本文在FPGA中设计了一软RAM,用来缓冲数据采集与处理之间产生的异步时差。

其工作原理如图2所示,所设计的存储空间为3个16字容量的双口RAM,当信号采集部分向新地址写入每一个振动点的三个信息量时(图中所示地址为15),信号处理部分则读取先前振动点的三个信息量进行细分等处理(图中所示地址为0),当双口RAM写满数据后,写地址指针又会重新定位到首地址写入新的数据,这种缓存结构的设立不会丢失信息点,保证了还原信号的连续性和可靠性,虽然还原信号滞后源信号3到4个字的时间,但保证了每一个点三个信息量的同步性,这是C语言等顺序结构语言所无法达到的。

2.2 双口RAM的流程图设计

首先是定义实体与外部端口,包括时钟、输入输出、读写地址端口。它们的作用分别是:

1)时钟端口:利用时钟的脉冲边沿来触发读写进程,使得新旧数据在双口RAM中交替进出。

2)输入输出端口:分别为16位的位矢量类型,用来保证与16位AD和DSP的数据格式匹配。

3)读写地址端口:2位的位矢量类型,用来设置16位字的存储器容量,并在读写RAM操作时提供地址选址信号。

其次是定义结构体,包括定义内部缓冲地址信号,并定义了一个容量为16字的Mem(存储器类型)型变量。

最后是并发进程的定义,包括写进程和读进程的定义,以时钟的脉冲信号作为敏感信号来触发进程的启动,每一个时钟周期完成一次对RAM的读写,其中时钟频率由FPGA根据AD的采样速度和DSP的处理速度来设定,要保证当采集信号写入尾地址的时刻,至少要保证首地址已经被DSP所读取。图3为双口RAM程序流程图。

 2.3 双口RAM的仿真结果

图4为该进程的仿真时序图,由图可见第一个时钟的上升沿数据输入端口data_in的值为4,这时写选通端口write_address选通地址1,然后对应着地址1的存储器模块ram_block1的内的值在此刻刷新为4,这说明写进程正确。同时应注意到读地址选通信号read_address的值被传递到读地址寄存器read_address_reg中,read_address_reg中的值被刷新为1。当第一个时钟的下降沿到来时,信号输出端口data_out根据读地址寄存器read_address_reg中的地址值1选通ram_block1,此时data_out的值刷新为4,这说明读进程也正确。

3 DSP的软件细分

采用大数可逆计数与小数细分计数的软件细分技术。其中大数计数是对莫尔条纹整周期数进行可逆的加减计数,这部分功能有采集模块中的FPGA来完成,小数计数是对莫尔条纹不到一个周期信号细分结果进行计数,其功能由DSP来完成。运算的结果为大数计数结果乘以光栅栅距与小数计数结果乘以细分当量之和,其中细分当量为光栅栅距除以细分倍数。该模块的硬件原理图如图5所示。

通过DSP的地址选通线依次选通读取FPGA中三个数据缓存区中的数据,缓存区分别存放两路模拟信号的数字量与加减计数器的累加计数值,然后利用公式R=N*w+K*L求出任意一点谐振子的幅值并输出。式中N为整周期的累加计数值,W为光栅栅距,K为细分计数,L=W/M,M为细分倍数。该细分模块主要是完成对细分计数K值、和幅值R值的求取,并完成对幅值的数字量转换并输出。

其中细分方法也就是对K值的求取采用了八卦限幅值分割法,根据上述方法设计了细分倍数可变的细分算法,利用DSP C语言的专用库函数实现了纯计算的算法。细分算法流程如图6所示。

由幅值细分法可知,软件细分算法设计的关键问题是根据两路信号的比值对该点的相位角的正确定位。该点的位置有两种情况,一种是落在各象限的边界上,另一种是落在各象限之中。根据细分边界条件判断该点的采样数据是否发生在四个象限的分界线上,如果判断此次换向发生在象限的分界线上,则细分数为固定值,并且通过象限的正负关系就可以确定具体细分数值,不需要进行复杂的计算。如果该点不是发生在象限分界线上,则需根据象限正负关系判断换向发生的具体象限,不同象限对应不同计算公式。细分算法程序如下:

根据标志字判断相位点的位置,根据相应位置不同公式求取细分值

 

然后利用公式R=N×ω+d×L求出任意一点谐振子的幅值并输出。式中N为整周期的累加计数值,W为光栅栅距,d为细分计数,L=ω/m,m为细分倍数。

4 结束语

设计的光栅地震检波器充分结合了FPGA的强大控制功能和DSP高速运算处理功能,实现了信号的同步采集、高倍细分和实时复现。减少了单一处理器的负荷,提高了系统的速度和稳定性,为光栅震动信号处理提出了一个新思路。由于硬件双口RAM接口时序复杂,成本高也会给系统带来不稳定性,因此本文在FPGA中设计了一软RAM。对于振动信号幅值的计算则是在对整周期的莫尔条纹进行计数的同时,利用软件细分法实时地计算出非整周期的莫尔条纹信号所代表的小数值,并实时将二者相加后乘以莫尔条纹当量(每个莫尔条纹所代表的位移量),即可得到信号的实时振动幅值。

关键字:DSP  FPGA  光栅  地震检波器  信号处理 引用地址:基于DSP与FPGA的光栅地震检波器的信号处理系统

上一篇:FPGAs中的DSP性能分析
下一篇:基于DSP/FPGA的以太网控制器的运动控制器设计

推荐阅读最新更新时间:2024-05-02 23:01

满足DC/DC转换器以供FPGA电源设计需求
  需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现,而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势,但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。   利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成:设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成,不是通过利用电脑辅助设计工具创建图形化原理图,就是通过利用Verilog或VHDL等硬件描述语言来描述电路。在捕获设计之后,通过使用电路
[电源管理]
满足DC/DC转换器以供<font color='red'>FPGA</font>电源设计需求
XMOS宣布与DSP Concepts建立合作伙伴关系
人工智能和芯片供应商 XMOS 宣布与嵌入式音频软件专家 DSP Concepts 建立合作伙伴关系。 该合作协议将允许音频开发人员将 XMOS 的高度确定性、低延迟的 xcore.ai 平台与 DSP Concepts 的 Audio Weaver 软件结合起来。 该软件使用户能够利用多核以图形方式设计和调试音频和语音解决方案。 xcore.ai 将边缘 AI、DSP、控制和 IO 集成在单个设备中,是一款专为智能物联网设计的高性能、多用途处理器。 它在软件中完全可配置,根据 XMOS 的说法,它为快速上市的物联网产品提供了一个具有成本效益的多功能平台。 DSP 的 Audio Weaver 为音频产品开发提供从研发
[嵌入式]
FPGA进入传感器协处理领域 比MCU功耗还低
智慧型手机的兴起,连带使得感测元件的重要性也跟著水涨船高,像是MEMS领域的三轴加速度计、陀螺仪与磁力计等,都可说是智慧型手机的标準配备。也因為如此,诸如ST(意法半导体)或是TI(德州仪器)都提出了以MCU(微控制器)来处理感测器元件所带来的资讯,这种概念就被统称為「Sensor Hub」。 这种作法其实类似於电源或是音讯处理器的独立设计考量,让许多不同的类比讯号先由外部的处理器先行处理,以减轻应用处理器不必要的处理负担,除了达到有效分工之外,应用处理器本身也可以降低功耗。这种作法,过去一般是由MCU来担当大任,但这种独大的局面,似乎将会被某些可编程晶片业者所打破。 我们都知道,Lattice併购Silicon Blue之后
[嵌入式]
MC8051单片机IP核的FPGA实现与应用
   1 引言   长期以来,单片机以其性价比高、体积小、功能灵活等方面的独特优点被广泛应用。但受其内部资源的限制,单片机需要在片外扩展相关资源。为了达到处理速度和控制灵活性方面的需求,采用微控制器和可编程逻辑器件设计单片机嵌入式系统。随着现场可编程逻辑阵列(FPGA)及EDA技术的发展,百万门级的FPGA、可重构的嵌入式MCU核、功能复杂的IP核及各种功能强大的EDA工具的出现,实现将MCU、存储器和一些外围电路集成到一个芯片成为可能。随着IP核技术在FPCA中的应用,特别是MCU IP核技术的发展。出现了性能不同的嵌入式MCU软核。MCS-51系列MCU是目前应用时间最长、最普及、可获得应用资料最多的功能强大的8位MCU,建
[单片机]
基于测试系统的FPGA测试方法研究
1 引言 目前FPGA大多采用基于查找表技术,主要由可编程输入/输出单元(IOB)、可编程逻辑单元(CLB)、可编程布线资源(PI)、配置用的SRAM、BlockRAM和数字延迟锁相环(DLL)等部分组成。对FPGA进行测试要对FPGA内部可能包含的资源进行结构分析,经过一个测试配置(TC)和向量实施(TS)的过程,把FPGA配置为具有特定功能的电路,再从应用级别上对电路进行测试,完成电路的功能及参数测试。 2 FPGA的配置方法 对FPGA进行配置有多种方法可以选择,包括边界扫描配置方法、Xilinx公司专用的SPI/BPI FLASH配置方法、System ACE配置方法、 CPLD +第三方FLASH配置方法、系统直接
[测试测量]
基于测试系统的<font color='red'>FPGA</font>测试方法研究
基于DSP的主动磁轴承数字控制器的设计与实现
    摘要: 介绍了基于DSP的径向四自由度磁轴承数字控制器的总体结构,A/D和D/A转换电路,PID控制算法和控制软件的结构,调试方法和实验结果。实验表明:设计的数字控制器硬件和软件系统,参数实调试方便,工作性能稳定可靠,满足了磁轴承控制性能要求。研究结果对开发数控磁轴承系统具有参考和应用价值。     关键词: 磁轴承 控制器 数字信号处理器(DSP)硬件 软件 主动磁悬浮轴承(简称磁轴承)系统主要由被悬浮物体(即转子)、位移传感器、控制器和功率放大器等组成。位移传感器检测转子偏移参考点(平衡位置)的位移量,控制器将检测到的位移变换成控制信号,功率放大器将控制信号转换成控制电流,控制电流在执行磁铁中产生
[应用]
DSP芯片生成电压空间矢量脉宽调制波
1 引 言      在电气传动中,广泛应用脉宽调制(PWM-Pulse Width Modulation)控制技术。随着电气传动系统对其控制性能的要求不断提高,人们对PWM控制技术展开了深入研究:从最初追求电压波形正弦,到电流波形正弦,再到磁通的正弦,PWM控制技术不断创新和完善。本文所采用的电压空间矢量(SVPWM-Space Vector PWM)就是一种优化的PWM方法,能明显减小逆变器输出电流的谐波成分和电机的谐波损耗,降低脉动转矩,由于其控制简单,数字化实现方便,目前已有替代传统SPWM(SinusoidalPWM)的趋势。微机技术的不断发展使得数字化PWM有了实现的可能和广阔的应用前景。本文采用美国德州仪器(TI
[嵌入式]
用插值查找表实现FPGADSP功能
我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核。有时候内核会太大,太小或者不够快。有时,我们会开发一款能确切满足客户需求的内核,并迅速以CORE GeneratorTM商标推出。不过即便在这种情况下,客户仍然想要一套特定的DSP功能,而且刻不容缓。在这些情况下,我常常建议他们使用我们器件中的插值查找表来定制他们的DSP功能。   查找表 (LUT) 实质上是一个存储元件,能够根据任何给定的输入状态组合,“查找”输出,以确保每个输入都有确切的输出。采用LUT来实现 DSP功能具有一些重大优势:   您可用诸如MATLAB®或Simulink®等高抽象层编程语言改变LUT内容。   您可以设计一项DSP功
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved