FPGA+DSP架构的视频处理系统设计详解

发布者:SparklingStar最新更新时间:2014-12-27 来源: 互联网关键字:FPGA  DSP架构 手机看文章 扫描二维码
随时随地手机看文章

  本系统采用基于FPGA与DSP协同工作进行视频处理的方案,实现视频采集、处理到传输的整个过程。

  实时视频图像处理中,低层的预处理算法处理的数据量大,对处理速度要求高,但算法相对比较简单,适合于用FPGA进行硬件实现,这样能兼顾速度及灵活性。高层的处理算法结构复杂,适用于运算速度高、寻址方式灵活、通信机制强的DSP芯片宋实现。

  DSP+FPGA架构的最大特点是结构灵活、有较强的通用性、适合于模块化设计,从而能够提高算法效率,同时其开发周期短、系统易于维护和升级,适合于实时视频图像处理。

  系统采用模块化的设计方法,将整个系统划分为三部分:视频采集单元、视频处理单元和视频传输单元。

  整个系统以FPGA作为核心控制单元并完成视频信号的中值滤波工作;以DSP作为整个系统的核心处理单元对采集的视频图像信息进行JPEG压缩;在视频传输单元设计了以PDIUSBD12芯片为基础的USB总线,负责视频信号的传输。

  1系统硬件总体架构

  一个完整的视频处理系统,主要由视频采集单元、视频处理单元及视频传输单元三部分组成。在进行系统设计时须确保各部分的无缝衔接。

  图像采集单元由FPGA和MB86S02视频采集芯片组成,包括视频信号的采集和预处理,把输入的视频信号转换成系统能够处理的数字图像数据,并按照一定的格式存储在确定的存储区域。

  图像处理单元是本系统的核心,对图像数据进行压缩处理,实现系统要达到的功能。

  图像传输单元采用FPGA+USB的方式实现视频数据的传输,通过基于PDIUSBD12芯片的USB总线,将压缩后的视频图像信息发送到接收端,在接收端使用在PC上编写的应用程序将图像解压缩并显示出来。

  整个硬件系统由FPGA和DSP两个分系统组成,FPGA作为视频采集单元,将采集到的视频信号预处理后传给DSP,DSP作为图像处理单元是本系统的核心,对FPGA预处理后的视频图像信息进行JPEG压缩处理,DSP单元的性能决定着整个系统的性能,DSP完成图像处理任务后,将把结果返回给 FPGA,FPGA将经过压缩处理后的图像信息写入接口控制芯片的数据缓冲区,由接口控制芯片负责信息的传输,系统总体框图如图1所示。

  FPGA+DSP架构的视频处理系统设计详解

  图1系统总体结构图

  如图1所示,MB86S02视频图像传感器在FPGA的控制下进行视频图像信息的采集,在收到PC机的采集命令后MB86S02开始视频信号的采集 FPGA作为系统的核心控制单元不仅负责视频图像的采集,而且负责视频图像信息的预处理和系统各单元模块之间的数据交互。针对视频图像数据量大的特点,为了保证系统的实时性要求,系统采用大容量的片外SDRAMR对采集到的视频图像信息进行缓存,SDRAM控制器由FPGA实现,视频图像信息经过 SDRAM缓存后首先要由FPGA对其进行滤波处理,以消除图像信息中的噪声干扰,本系统中采用中值滤波的方式对采集到的视频信息进行处理,滤波后的数据通过FPGA内部FIFO进入DSP进行下一步的压缩处理。DSP上电后首先进行引导程序的自加载,等待FPGA发送请求,在收到FPGA的请求后,DSP建立EDMA通道从FPGA获取视频数据,存满一帧后,开始对视频图像进行JPEG压缩处理,压缩处理后的视频图像信息经过FIFO缓存后,在 FPGA的控制下写入USB接口控制器的数据缓存区,等待PC机的读数请求,USB接口控制器在收到PC机的读数请求后将数据写入PDIUSBD12的端口1,以便PC机下一步读取数据。

  2系统软件总体设计

  系统的软件设计根据硬件结构的总体划分,也可以分为两大部分来描述。整个系统的运行如图2所示,FPGA和DSP各自的程序独立运行,通过中断信号完成数据的实时交互。FPGA向DSP方向的指令是通过FPGA发送一个EDMA请求,DSP通过响应EDMA请求,建立EDMA通道,开始从FIFO中进行预处理后数据的读取,DSP向FPGA传输数据时,通过向FPGA发送一个中断信号,让其从FIFO中把压缩后的图像数据读出来。

  FPGA+DSP架构的视频处理系统设计详解

  图2系统软件软件流程图

  如图2所示,整个系统工作流程可以简单描述如下:系统上电后,首先DSP由flash实现自举,并运行引导程序,之后转入EDMA等待状态,FPGA初始化后等待外部图像采集命令,收到图像采集命令后开始进行图像采集,并对采集到的图像进行预处理,预处理后的图像经过FIFO缓冲,在存储一定量的数据之后,FPGA通过半满信号向DSP发送EDMA请求,等待DSP响应,DSP一旦收到来自FPGA的EDMA请求,立即建立EDMA通道,从FIFO中读取数据到L2存储器,存满一帧图像后DSP开始图像压缩,等待一幅图像压缩完成之后,DSP会向FPGA发送中断信号,FPGA在收到中断信号后开始从 FIFO中读取压缩后的图像数据。一帧数据读完后,判断编码信号是否有效,如果有效则按同样的规则对下一帧图像进行压缩,如果无效则通知DSP结束。

  3结论

  本设计方案已经经过了硬件验证,达到了预定的设计要求,实现了大数据量的实时处理。

  系统体积仅为70×70mm,功耗小于5W,中值滤波速率平均20F/S,JPEG压缩速率平均25F/s以上。不仅满足了视频处理系统的实时性要求,且体积小、功耗低,而且基于FPGA的可编程性,本系统具有良好的灵活性和扩展性。

关键字:FPGA  DSP架构 引用地址:FPGA+DSP架构的视频处理系统设计详解

上一篇:揭秘DSP电机控制串行通信系统电路设计
下一篇:基于DSP的智能视频监控图像处理电路模块设计

推荐阅读最新更新时间:2024-05-02 23:24

一种基于FPGA的高速误码测试仪的设计
误码分析仪作为数字通信系统验收、维护和故障查询的理想工具,广泛应用于同轴电缆、光纤、卫星及局间中继等符合CEPT(European Confence of Postal and Telecommunications Administrations)数字系列通信系统传输质量的监测。评价一个通信系统的可靠性的指标就是检测该通信系统在数据传输过程中误码率的大小,本文设计的高速信号误码测试仪,用于对EPON中接收和发送突发光信号的接收模块的可靠性进行检测。目前误码分析仪的工作模式已发展到如下4种:分析仪模式、发生器模式、分析仪/发生器模式、直通模式。本设计中的误码测试仪属于第3种类型,即该误码测试仪可以产生测试的码流,又可以进行误码测试。
[测试测量]
一种基于<font color='red'>FPGA</font>的高速误码测试仪的设计
FPGA与DS18B20型温度传感器通信的实现
DS18B20是DALLAS公司生产的一线式数字温度传感器,采用3引脚TO-92型小体积封装;温度测量范围为-55℃~+125℃,可编程为9位~12位A/D转换精度,测温分辨率可达0.0625℃,被测温度用符号扩展的16位数字量方式串行输出。   一线式(1-WIRE)串行总线是利用1条信号线就可以与总线上若干器件进行通信。具体应用中可以利用微处理器的I/O端口对DS18B20直接进行通信,也可以通过现场可编程门阵列(FPGA)等可编程逻辑器件(PLD)实现对1-WIRE器件的通信。     本文介绍利用ACTEL公司的ProASICplus系列FPGA实现与DS18B20的通信功能。FPGA可以将读出DS18B2
[工业控制]
Altera首次利用Intel EMIB技术成功实现DRAM和FPGA的异构
Altera公司日前公开业界第一款异构系统级封装(SiP,System-in-Package)器件,集成了来自SK Hynix的堆叠宽带存储器(HBM2)以及高性能Stratix 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一类器件,其特殊的体系结构设计满足了高性能系统对存储器带宽最严格的要求。 该器件利用Intel的EMIB技术,实现了DRAM与FPGA的互联互通问题。EMIB技术采用高性能、高密度硅片短桥接在单个封装中将多个管芯连接起来。EMIB技术的管芯之间走线非常短,支持Altera以高性价比方式构建异构SiP器件,与基于中介层的解决方案相比,性能更好,吞吐量更大,而功耗更低。早在2
[嵌入式]
基于FPGA的高速AD转换
摘要:在雷达设计中,需要对接收到的信号首先进行模数转换,其转换速度和准确性直接决定了之后FFT等运算的准确性,最终影响雷达测量精度。介绍了一种基于FPGA,利用芯片ADS7890实现一种快速14位串行AD转换,对系统的软件和硬件做了说明。硬件部分主要为ADS7890的基本外围电路以及芯片EP2C35F672C与其的控制连接,软件部分利用Quartus II 8.0编程。 关键词:FPGA;雷达;AD转换;ADS7890 当前实时测距技术有超声波测距、激光测距、雷达测距等。在原理上以上几种测距方式类似,但毫米波雷达测距克服了其他几种探测方式在运用中的一些缺点。毫米波雷达有稳定的探测性能,与光学相比,它不易受对象物表面形状和颜
[嵌入式]
基于<font color='red'>FPGA</font>的高速AD转换
e 络盟推出德州仪器参考设计,以简化 Xilinx MPSoC、SoC 和 FPGA
中国上海,2018年5月9日—全球电子元器件与开发服务分销商e 络盟推出两款德州仪器参考设计,为Xilinx® Zynq® UltraScale+™MPSoC系列产品的客户提供支持,让他们可以更轻松地运用这些设备开发电源解决方案,加速其创新应用开发。 这些参考设计为可扩展电源,可为基于 FPGA 的 Xilinx Zynq UltraScale+ 系列MPSoC器件供电。有了它们,客户在完全了解其电源需求之前即可轻松进行原型设计。这些设计从标准直流电源接收电力,并通过明确的Samtec插座端子板连接方式向 Xilinx 芯片组和 DDR 存储器的所有导轨供电。 适用于 Xilinx Zynq UltraScale+ZU2CG−
[半导体设计/制造]
美高森美PolarFire FPGA器件荣获
致力于在功耗、安全、可靠性和性能方面提供差异化的领先半导体技术方案供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号: MSCC )宣布其成本优化最低功耗中等规模 PolarFire® 可编程逻辑器件(FPGA)产品荣获《今日电子》(EPC) 杂志和21ic.com 网站的 “2017年度产品奖”。 《今日电子》和21ic的编辑团队从全年收悉的100多个产品发布中筛选出20个最佳产品。获奖产品因其出色表现而获得表彰,特别是技术和特性、可用性以及该产品如何满足市场上相关应用的需求和要求。 美高森美产品营销副总裁Shakeel Peera 表示:“我们很高兴获得《今日电子》颁发的“20
[嵌入式]
美高森美PolarFire <font color='red'>FPGA</font>器件荣获
Xilinx宣布弹性计算云F1实例已广泛采用 Virtex UltraScale+ FPGA
2017年4月24日,北京—All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布,其高性能Xilinx® Virtex® UltraScale+™ 系列FPGA现已在亚马逊弹性计算云(Amazon Elastic Compute Cloud,EC2)F1实例中应用。该实例除了利用FPGA提供可编程的硬件加速器之外,还支持用户最佳化他们的计算资源以满足其作业负载的特殊需求。 当亚马逊云端网络服务在云端提供安全且可调整的运算规模时,F1实例让用户利用FPGA部署硬件加速器更容易。因为FPGA具有可编程能力,用户无需重新设计任何硬件,即可拥有充分的灵活性升
[传感器]
FPGA 与ASIC对比
ASIC和FPGA具有不同的价值主张,选择其中之一之前,一定要对其进行仔细评估。 2种技术的比较信息非常丰富。 这里介绍了ASIC和FPGA的优势与劣势。 FPGA和ASIC的设计优势比较 FPGA的设计优势 ASIC的设计优势 更快的面市时间 - 无需布线、掩模和其它制造步骤。 全定制性能 - 实现设计,因为器件满足设计技术要求。 无NRE (临时花费) - 与ASIC设计有关的成本 降低单位成本 - 用于实现大批量设计 缩短了设计周期 - 由于软件可以处理很多布线、布局和实现问题。 小型化 - 器件满足设计技术要求。 更加可预测的项目周期 - 由于消除了可能的 re-spi
[新品]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved