ACHRONIX半导体推出1.5GHz最快速FPGA

发布者:JoyfulHarmony最新更新时间:2008-09-19 来源: 电子工程世界关键字:Achronix  FPGA 手机看文章 扫描二维码
随时随地手机看文章

·公司采用 picoPIPE™ 专利加速技术推出全球最快的 FPGA,可实现 1.5 GHz的峰值性能。

·Speedster™ 系列首款产品嵌入了 20 个 10.3 Gbps SerDes 通道以及四个独立的 1066 Mbps DDR2/DDR3 控制器。

·Speedster 采用基于 LUT 技术的常用架构与标准合成仿真工具,从而有助于设计人员使用现有的  RTL。 

  

   

      日前,Achronix 半导体公司宣布全球速度最快的 FPGA 现已开始供货,从而充分展现了现场可编程门阵列 (FPGA) 设计领域 30 年来的重大突破,并从根本上解决了为实现高灵活性与加速产品上市进程而不得不牺牲性能的重要技术难题。Speedster 系列的首款产品为 SPD60,该产品系列的速度可达 1.5 GHz,性能比现有 FPGA 提高了 3 倍。

      参加 Achronix 早期试用合作的客户已经利用 Speedster 在需要类似 ASIC 性能的应用中取得了重大成功,这些应用包括网络、电信、测试与测量、加密以及其他高性能应用。Speedster 系列 FPGA 非常适用于上述各应用类型。

      Achronix 与领先的合成技术厂商合作推出了与 Speedster 系列兼容的业界标准工具与技术方案。设计人员可充分利用现有的 Verilog 与 VHDL 设计方案。Achronix CAD 环境可支持Synopsys(此前为 Synplicity)的 Synplify Pro 以及 Mentor Graphics 的 Precision Synthesis 工具,以满足 RTL 综合需求。此外,Achronix CAD 环境还针对物理实施、性能优化、定时分析、仿真、调试以及器件编程提供了必需工具。

      Achronix 创始人、董事长兼首席执行官 John Holt 指出:“以前,设计人员已经不得不接受 FPGA 每代产品性能只能逐渐慢慢改进的事实,而我们的产品带来了性能飞跃,为那些使用 FPGA 开展设计工作的工程师开辟了此前不可能实现的应用新天地。”

图为John Holt在发布会上

      Speedster 系列 FPGA 采用 Achronix 的 picoPIPE 专利加速技术,可提高数据在 FPGA 架构中的传输速度。如果没有全局时钟,picoPIPE 将采用简单的握手协议来高效地控制数据流,从而大幅提高性能,同时还使用适用于设计入门的标准 RTL 以及常用的 FPGA 工具。这种创新型技术与 10.3 Gbps 串行器/解串器 (SerDes) 完美结合,有助于提高系统吞吐量,而且还可配合集成 DDR2/DDR3 控制器支持高速存储器接口,因此 Speedster 产品系列的 I/O 速度能够完全与其出色的内核性能相匹配。该产品采用 TSMC 的高性能 65 纳米G+ CMOS 工艺制造。

      Semico Research Corp 公司高级市场分析师 Rich Wawrzyniak 指出:“FPGA 市场是一个很难进入的市场,只有推出真正具有创新性的产品,才有可能在此市场领域竞争并取得胜利。Achronix 采用创新思路,将picoPIPE技术的优势与同步接口相结合,再加上其由经验丰富的 FPGA 产业高管与设计人员组成的工作团队,充分展现公司的强大实力,从而能够最终推出一款具有类似于 ASIC 性能的 FPGA 产品,而且能在高端市场领域与 ASIC 展开竞争。”

关于Speedster产品系列的更多信息

      Speedster 10.3 Gbps SerDes 可支持多种高速接口,如  40G/100G 以太网、CEI-6G、10 Gbps 背板、XFI、PCI Express(1 代和2 代)、XAUI、Serial Rapid IO 以及 Infiniband等。此外,Speedster FPGA 还提供完整的独特 DDR2/DDR3 解决方案,包括物理层与控制器,从而可支持速度高达 1066 Mbps 的存储器接口。Achronix picoPIPE 技术的关键特性就是它允许电源电压存在明显差异,这就为用户提供了一个重要的电源管理工具。内核电源电压可通过调节来降低功耗。Speedster FPGA 系列的批量售价从不足 200 美元到 2500美元不等。

关于Achronix管理团队与融资情况

      Achronix 管理团队由包括业界重要的资深人士组成,将来自 Xilinx、LSI Logic 及 Actel 等多家行业领先公司的具有数十年 FPGA、ASIC与 ASIC 架构设计以及市场营销的专业技术带到了 Achronix。Achronix的创始人、董事长兼首席执行官 John Lofton Holt 是一位经验丰富的企业家和电气工程师。他领导的团队中包括公司创始人兼首席技术官 Rajit Manohar博士,他是世界知名的异步半导体设计与实施领域的先行者。New Science Ventures、Battery Ventures、Entrepia Ventures 以及 Easton Capital Investment Group等公司迄今已在 Achronix 投资 3440 万美元。

关于Achronix半导体公司

      Achronix 半导体公司是一家总部设在美国加利福尼亚州圣何塞的无工厂私营企业。Achronix 现场可编程门阵列 (FPGA) 采用具有革命性突破的技术,能够实现高达 1.5 GHz 峰值性能。Achronix 的销售机构以及销售代表遍及美国、欧洲、中国、日本以及韩国,研究与设计机构设在纽约的伊萨卡与印度的班加罗尔。

 

关键字:Achronix  FPGA 引用地址:ACHRONIX半导体推出1.5GHz最快速FPGA

上一篇:Altera提供10-GbE方案全面支持XAUI协议
下一篇:ACHRONIX公司实现FPGA 性能新突破

推荐阅读最新更新时间:2024-05-02 20:41

基于FPGA的高速PID控制器设计与仿真
  在CNC(电脑数控)加工、激光切割、自动化磨辊弧焊系统、步进/伺服电机控制及其他由电机控制的机械组装定位运动控制系统中,PID控制器应用得非常广泛。其设计技术成熟,长期以来形成了典型的结构,参数整定方便,结构更改灵活,能满足一般控制的要求。   此类运动控制系统的被控量常为速度、角度等模拟量,被控量与设定值之间的误差值经离散化处理后,可由数字PID控制器实现的控制算法加以运算,最后再转换为模拟量反馈给被控对象,这就是PID控制中常用的近似逼近原理。   采用这种结构设计的控制系统,其性能只能与原连续控制系统性能接近而不会超过,逼近的精度与被变换的连续数学模型大小及采样周期长短有关 。特别是在高速运动控制的情况下,采样周期的
[嵌入式]
基于<font color='red'>FPGA</font>的高速PID控制器设计与仿真
PLD/FPGA硬件语言设计verilog HDL
HDL概述   随着EDA技术的发展,使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和verilog HDL及System Verilog。 VHDL发展的较早,语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由;System Verilog可以看做是Verilog HDL的升级版本,她更接近C语言且支持多维数组。 VHDL和Verilog HDL两者相比,VHDL的书写规则和语法要求很严格,比如不同的数据类型之间不容许相互赋值而需要转换,初学者写的不规范代码一般编译会报错;而 Verilog则比较灵活,而灵活在某些时候综合的结果可能不是程序员想要的结
[嵌入式]
ADPCM语音编解码电路设计及FPGA实现
近年来,多媒体技术逐渐深入到人们的生活中。MP3播放器已经成为流行的便携式音频播放设备,由于MP3编码算法非常复杂,目前,一部分MP3播放器的录音功能主要基于ADPCM算法和DSP来实现。本文阐述了ADPCM语音编解码VLSI芯片的设计方法以及利用FPGA的硬件实现。 ADPCM算法及其编解码器原理 ADPCM(Adaptive DifferentialPulse Code Modulation,自适应差分脉冲编码调制)综合了APCM的自适应特性和DPCM系统的差分特性,是一种性能较好的波形编码。它的核心思想是:利用自适应改变量化阶的大小,即使用小的量化阶去编码小的差值,使用大的量化阶去编码大的差值,使用过去的样本
[嵌入式]
基于FPGA的数字复接系统帧同步器设计与实现
摘要:介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题,给出了用VHDL描述的几个模块的源代码。 关键词:数字复接;帧同步器;FPGA 在数字通信网中,为了提高传输效率,常常需要将若干路低速数字信号合并成一路高速数字信号,以便通过高速信道进行传输。实现此功能的设备称为数字复接系统。 数字复接系统包括发送端和接收端两部分,通常称为复接器和分接器。为了使分接器的帧状态相对于复接器的帧状态获得并保持相位关系,以便正确地实施分接,数字复接系统在发送端把低速数字信号合并为高速信号的同时,往往还要插入用于同步的帧同步码;而在接收端,分接器要把发送端数字信号中的帧同步码检测出来并去除,然后才能分解为原来的
[半导体设计/制造]
一种ARM+DSP协作架构的FPGA验证实现
介绍了以 ARM + DSP 体系结构为基础的FPGA实现。在其上验证应用算法,实现了由ARM负责对整个程序的控制,由DSP负责对整个程序的计算,最大程度地同时发挥了ARM和DSP的各自优势。   ARM通用CPU及其开发平台,是近年来较为流行的开发平台之一,而由ARM+DSP的双核体系结构,更有其独特的功能特点:由ARM完成整个体系的控制和流程操作,由DSP完成具体的算法和计算处理。这样,不但可以充分地发挥ARM方便的控制优势,同时又能最大限度地发挥DSP的计算功能。这在业界已逐渐成为一种趋势。   本文的FPGA的Demo验证,是在基于一款DSP内核处理器的研发基础上,对其功能进行验证的一个小目标识别算法的实现。考虑到软件环
[新品]
FPGA:下一代汽车设计的基本构建模块
汽车科技方兴未艾。 几年前,围绕全自动驾驶的讨论声势浩大,然而现实汽车世界的技术发展趋于平静。现在人们更加务实,希望探讨哪些技术现在更能为汽车带来有意义的价值,以及哪些技术的发展尚需时日。更重要的是,市场越来越认识到将更先进的技术引入汽车是多么重要。 汽车领域发展的主要受益者之一就是FPGA。多年来,这些可编程芯片一直为汽车提供一系列关键功能。随着日益复杂的汽车电子产品的兴起以及人们对软件定义汽车的持续关注,FPGA的机会正在增加。 由于其非常灵活的特性,FPGA可以在多个汽车子系统中提供多种类型的功能,包括车载信息娱乐系统、高级驾驶辅助系统(ADAS)以及混合动力和电车的充电系统。基于FPGA的产品具有多种功能,例如
[汽车电子]
<font color='red'>FPGA</font>:下一代汽车设计的基本构建模块
紫光同创、ALINX强强联合,发布国产入门级FPGA开发套件
近日,国产FPGA芯片龙头企业紫光同创联合国内知名的FPGA方案提供商ALINX(芯驿电子)共同推出国产入门级FPGA开发套件,开发板加下载器套餐价格低至470元,为初学者及高校学生、研究院所提供了更加低成本的FPGA开发平台,二者的强强联合,进一步完善了国产FPGA开发生态环境! 紫光同创PGL12G开发板 该开发套件基于紫光同创logos系列PGL12G-6CFBG256芯片,核心部分由FPGA + SDRAM +QSPI FLASH构成,能够满足数据处理过程中对高缓冲区的需求,可应用于视频图像处理和工业控制等领域。 紫光同创PGL12G开发板下载器 此外,该开发套件还具有丰富的外围接口,包含1路H
[嵌入式]
紫光同创、ALINX强强联合,发布国产入门级<font color='red'>FPGA</font>开发套件
英特尔发布行业首款集成高带宽内存、支持加速的 FPGA
近日,英特尔宣布推出英特尔® Stratix® 10 MX FPGA,该产品是行业首款采用集成式高带宽内存 DRAM (HBM2) 的现场可编程门阵列 (FPGA)。通过集成 HBM2,英特尔 Stratix 10 MX FPGA 可提供 10 倍于独立 DDR 内存解决方案的内存带宽1。凭借强大带宽功能,英特尔 Stratix 10 MX FPGA 可用作高性能计算 (HPC)、数据中心、网络功能虚拟化 (NFV) 和广播应用的基本多功能加速器,这些应用需要硬件加速器提升大规模数据移动和流数据管道框架的速度。 在 HPC 环境中,大规模数据移动前后数据的压缩和解压缩功能至关重要。相比独立的 FPGA,集成 HBM2 的 F
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved