DS-SS接收机全数字AGC的FPGA实现

发布者:EtherealGaze最新更新时间:2008-12-25 来源: 电子技术应用关键字:AGC  FPGA 手机看文章 扫描二维码
随时随地手机看文章

  DS-SS(Direct-Sequence Spread-Spectrum)接收机具有抗干扰、通信保密性好、低信噪比下兼具测距功能等特点,在航天领域得到广泛应用。某航天器的DS-SS接收机用于测控和通信,实际工作时,输入信号变化的动态范围高达100dB。在发射机距离工作时(几百米),接收机所接收的信号功率就会出现超出射频前端芯片动态范围的情况,这会使射频前端内部的AGC失去作用,致使输出信号幅度不恒定,且有可能因为输入信号过大而烧毁放大器。避免上述情况,本文提出了通过增加一个数控衰减器和外部AGC系统来保证整个接收系统具有100dB的动态范围,并给出基于FPGA的电路实现算法。

  该DS-SS接收机系统构成如图1所示。其中射频前端采用NemeriX公司的NJ1004芯片,数控衰减器采用M/A-COM公司的AT90-0106。

DS-SS接收机全数字AGC的FPGA实现

  1 外部AGC原理和设计

  接收机的接收信号经过滤波器、放大器1和下变频器处理后,载波频率变为1575.42MHz,再经过数控衰减器和放大器2进入射频前端。在射频前端,NJ1004芯片内部对输入信号经过下边频、滤波、放大和AD采样后,输出SGN和MAG两路中频数字信号,AD采样位数为2bit,采样率为16.368MHz,中频信号频率为4.092MHz。射频前端NJ1004内部含有一个AGC系统,其动态范围为60dB。输入信号在射频前端的动态范围内变化时,SGN输出信号的占空比恒定为50%,MAG输出信号的占空比恒定为33.3%。

  由于射频前端芯片内部AGC的动态范围不满足整个接收系统的工作要求,因此在接收机中增加一个外部AGC模块以保证接收机的动态范围。外部AGC控制模块的功能是检测出射频前端输出信号占空比变化而反映出来的接收信号幅度变化量,并通过低通滤波器滤出直流分量,经过一定的直流放大反馈给受控衰减器,调整输入信号幅度,使输入信号在放大器线性范围和射频前端AGC的调整范围之内,以达到恒定幅度输出的目的。[page]

DS-SS接收机全数字AGC的FPGA实现

  考虑到数字化的优越性和系统的稳定要求,采用全数字AGC方案并使用FPGA实现外部AGC模块。由于MAG输出信号的占空比反映了输入信号的幅度大小,因此外部AGC控制模块采用MAG作为输入信号,检测当前输入信号幅度的变化。外部AGC控制模块输出为要衰减的dB值,用来调整数控衰减器的衰减量。

  外部AGC控制模块由计数器、低通滤波器、积分器和衰减量dB转换表等几部分构成,实现框图如图2所示。

  当放大器2输出信号处于射频前端AGC的动态范围时,MAG端输出信号的占空比为1/3,如图3所示。如果放大器2输出信号超出射频前端AGC的动态范围时,中频连续信号的幅度就会超过正常幅度,直接导致MAG输出信号的占空比超出1/3,因此MAG占空比的大小反映了接收信号幅度的大小。为了保持输出信号有恒定占空比,就要在输入信号过大而导致内部AGC无法调节时,采用外部AGC调整来保证。通过外部AGC控制数控衰减器调整输入信号幅度,使放大器2的输出信号落入射频前端的AGC动态调整范围。数控衰减量的调节直接由射频前端的输出信号MAG的占空比确定。中频连续信号幅度与SNG及MAG输出信号的关系,如图3所示。

DS-SS接收机全数字AGC的FPGA实现

  设射频前端AGC正常工作时的中断频输出连续信号幅度为A0,则MAG输出信号门限为:

DS-SS接收机全数字AGC的FPGA实现[page]

  假设射频前端的输出幅度变化为Anew(Anew>Ath),超出射频前端芯片调整的范围,并设新的接收信号超过门限时的相位φnew,则有

DS-SS接收机全数字AGC的FPGA实现[page]

  因此中频输出信号幅度与正常信号幅度的比值为:

DS-SS接收机全数字AGC的FPGA实现

  由(5)式可以看出,中频输出连续信号幅度相对于正常信号幅度的比值与MAG端输出信号的占空比有关,因此AGC控制模块的关键是设计一个电路来检测输出信号的占空比。

  利用一个计数器,采用射频前采样时钟16.368MHz作为计数时钟,在MAG高电平时计数。如果取计数时间为kms,则信号幅度处于射频前端动态范围之内时,正常的计数值为(k×10 -3×16.368×10 6)/3,记为n0。设接收信号幅度变大时,计数器的新计数值为n,则可推算出新的占空比为

  wnew=n/3n0 (6)

  由(5)和(6)式可知,已知新计数值和正常计数值就可计算出占空比,从而可计算出新的输入信号幅度与正常信号幅度的比值或对应分贝值。中频连续信号输出幅度相对于正常幅度的放大dB值正是AGC控制模块要输出给数控衰减器的数值,因此衰减值dB转换表就是基于(5)和(6)式构建的。要注意数控衰减器的衰减量并不是连续可调的。AT90-0106数字衰减器的衰减分辨率为1dB,最高衰减器为50dB.因此整个转换表也是以1dB为最小单位,将计数值(反映占空比)映射到衰减dB值。[page]

  考虑到噪声的影响,将新的计数值与正常计数值之间的差值送入低通滤波器进行滤波。低通滤波器的离散方程为:

  y(n)=α·y(n-1)+(1-α)·x(n) (7)

  其中,x(n)为低通滤波器的输入,y(n)为低通滤波器的输出,α为滤波器系数。

  外部AGC控制模块中的增益ψ用来控制AGC调整速度。ψ越大,调整速度越快,但会导致整个环路过冲和振荡,并导致输入信号有寄生调幅;ψ越小,调整速度越慢,但好处是不会过冲,并在一定程度上避免了寄生调幅。

  低通滤波器的输出经过放大并输入积分累加器进行累加,依据积分累加器的输出查找衰减值dB转换表,换算成衰减dB值后控制数控衰减器进行相应的衰减。

DS-SS接收机全数字AGC的FPGA实现[page]

  2 仿真试验和结果

  该型DS-SS通信系统的伪码采用Gold码,码率为1.023MHz,码周期为1ms。依据输入信号形式和外部AGC的结构,利用微型计算机进行仿真,下面给出部分仿真结果。

  计数器计数时间对占空比计算的准确性有影响。取射频前端工作在其动态范围内的飞速,计数器分别采用1ms、3ms和5ms计数时间对MAG输出端高电平进行计数。仿真表明,采用5ms计数时间对MAG高电平计数来估计占空比,与理论上的占空比(33.3%)完全吻合,1ms和3ms计数时间估计的占空比不能正确反映占空比的变化,因此会影响AGC对当前输出信号幅度的估计。所以外部AGC的计数器取计数时间为5ms(或更长)。

  假设发射机载体由远及近匀速飞行,速度为60m/s仿真中取飞行距离为150m~10m为例,利用系统工作参数建立接收信号数字模型,仿真外部AGC的调整过程。取AGC计数时间为5ms,低通滤波器系数为α=0.95,增益ψ=0.01,AGC环路调整过程见图4。

  从图4中可以看出,发射机在远程距离时,只要输出中频连续信号幅度不超过正常值,此时数控衰减器衰减量为零,由射频前端的AGC保护输入信号幅度的恒定。一旦中频连续信号幅度超过射频前端的AGC动态范围,则外部AGC开始起作用,通过增大数控衰减器的衰减量保证输入信号落入射频前端的动态范围之内,最终中频信号幅度收敛在正常幅度上,而不加外部AGC的输出幅度逐步增大。因此所设计的外部AGC可以保证输出中频信号SGN和MAG占空比恒定,即能保证中频输出信号幅度恒定。

  在某航天器扩频通信接收机实现中,全数字外部AGC采用Xilinx公司的Vitrex-II系列XC2v1000FPGA实现。利用FPGA的可编程性,大大方便了硬件的修改和调试。外部AGC扩展了接收机的动态范围,使接收机的工作性能得到提高。另外,采用全数字AGC设计,避开D/A、放大器等部件,有利于简化系统设计、降低调试难度和提高系统稳定性。实际应用表明:在系统参数选择合适的情况下,该全数字外部AGC可以提高扩频接收机的动态范围,满足大动态工作范围的要求。

关键字:AGC  FPGA 引用地址:DS-SS接收机全数字AGC的FPGA实现

上一篇:HDLC控制协议的FPGA设计与实现
下一篇:赛灵思:挑战带来新机遇

推荐阅读最新更新时间:2024-05-02 20:44

FPGA综合结果与优化值之间存在巨大差异
所有认为FPGA综合问题已获得解决的人,在近日于美国加州举行的FPGA 2006研讨会上都遭遇了当头一棒。一位知名CAD研究人士在会议中表明,与综合基准程序中已知的优化解决方案相比,当前综合工具所生成的电路规模可能要大70到500倍。 这位知名人士就是来自加州大学洛杉矶分校(UCLA)计算机科学系的系主任Jason Cong教授,他和他的学生Kirill Minkovich在会议中提交了一篇论文,标题为:对基于LUT的FPGA逻辑综合的最优性研究。该文描述了UCLA如何利用已知的优化解决方案生成基于查找表(LUT)的电路,并且将该方案与两个理论综合程序以及两个商业工具所产生的实际结果进行了比较。 “即使我们在该领域的工作时间超
[焦点新闻]
英特尔推出面向工业和汽车市场的全新多功能FPGA
为支持日益增多的物联网(IoT)应用,英特尔公司今天发布了英特尔® Cyclone® 10 系列现场可编程门阵列(FPGA)。该系列旨在提供快速、节能的处理能力,可用于广泛领域,包括汽车、工业自动化、专业视听和视觉系统等。 随着“万物”具有更高的互联水平并能够彼此共享大量实时数据,数据处理变得愈发困难。建筑物、工厂、家庭和车辆中的传感器和摄像头发出的信息日益增多,微处理器或微控制器已经无法单独处理这些信息。 英特尔FPGA等高性能处理设备能够收集和发送数据,根据物联网设备的输入做出实时决策。FPGA 可通过专门编程,提供不同物联网应用需要的特定计算和功能。 Cyclone® 10 FPGA–Cyclone® 10 GX和Cyclo
[汽车电子]
搭载Speedster7t FPGA器件的VectorPath加速卡获PCI-SIG认证
支持PCIe Gen4 ×16的VectorPath®加速卡获得CEM插卡认证 加利福尼亚州圣克拉拉市,2022年9月12日—— 高性能现场可编程逻辑门阵列(FPGA)和嵌入式FPGA(eFPGA)半导体知识产权(IP)领域的领导性企业Achronix半导体公司今日宣布:其搭载Speedster®7t FPGA器件的VectorPath加速卡已通过PCI-SIG认证,并被添加到支持PCIe Gen4 x16的CEM插卡集成商列表中。 VectorPath S7t-VG6加速卡设计旨在为人工智能(AI)、机器学习(ML)、网络和数据中心应用开发高性能计算和加速功能,同时缩短上市时间。VectorPath加速卡现已上市,可实
[嵌入式]
搭载Speedster7t <font color='red'>FPGA</font>器件的VectorPath加速卡获PCI-SIG认证
高速SDRAM存储器接口电路设计(Altera FPGA开发板)
高速SDRAM存储器接口电路设计(Altera FPGA开发板)如下图所示:
[模拟电子]
高速SDRAM存储器接口电路设计(Altera <font color='red'>FPGA</font>开发板)
星载环境FPGA软件在轨重加载的一种方法
    摘要:FPGA在空间系统中已经广泛应用,为了满足系统可靠性和可扩展性的要求,实现FPGA软件的在轨重加载迫在眉睫。根据FPGA的加载配置原理,以Xilinx公司的Virtex-Ⅱ系列FPGA为实例,介绍了FPGA在轨重加载的硬件电路设计以及软件设计。经过实验室测试验证,该设计方法合理可行,满足星载环境下FPGA软件在轨编程及重加载的设计需求。 关键词:FPGA;在轨重加载;在轨编程;星载环境 0 引言     FPGA已经广泛应用于星载信号处理系统中,然而其在空间环境中的可靠性设计是一个难题。一方面,FPGA软件可能受到外部空间环境影响而产生各种问题,特别是单粒子效应造成的FPGA程序出错,其导致的后果是严重的甚至是灾难性
[嵌入式]
Altera量产集成11.3-Gbps收发器的FPGA
  Altera公司日前宣布,开始量产发售Stratix IV GT EP4S100G2 FPGA,这是业界首款集成了11.3-Gbps收发器的FPGA。Stratix IV GT FPGA是目前唯一满足100G以太网(GbE)和100G光传送网(OTN)下一代成帧器、MAC、桥接和交换应用高速带宽需求的单芯片器件。通信系统设计人员利用Altera成熟可靠的高密度、高性能100G解决方案开发100G系统,相对于ASIC、ASSP和目前其他的FPGA技术,不但缩短了产品面市时间,而且还降低了风险。   Altera的100G解决方案包括产品芯片、100G知识产权(IP)、100G参考设计和支持100G应用的开发板。目前,很多客户在
[嵌入式]
AD977A在脑电信号采集系统中的应用
   前言   脑电信号EEG(Electroencephalography)是由脑神经活动产生并存在于中枢神经系统的自发性电位活动,含有丰富的大脑活动信息。它是大脑研究、生理研究和临床脑疾病诊断的重要手段。记录脑电信号,可为临床诊断提供依据。因此,提取脑电信号具有重要的现实意义。由于脑电信号处理一般都是基于数字技术,因此电极采集到的模拟信号经信号调理后,通过A/D转换器转换成数字信号是必不可少的过程。这里提出一种基于FPGA和AD977A的脑电信号数据采集系统,采用FPGA作为信号处理器,并控制模数转换,从而实现高可靠性,高通用性的脑电信号数据采集系统。    2 系统总体设计   通过对人体进行视觉刺激、听觉刺激或神经刺
[模拟电子]
基于ARM与FPGA的LCD控制器设计
  随着显示屏技术的不断发展,真彩液晶显示屏以其高分辨率、高对比度及高清晰度等优势逐渐在嵌入式显示系统中占据重要地位。目前,基于嵌入式平台的LCD显控技术的实现主要有两种方式:ARM内嵌LCD控制器和独立的控制器件。但是这两种实现方式都存在着不足之处,内嵌控制器的使用可能增大处理器的负担和限制显示帧率,而外部控制器件不仅成本高,而且专用性比较强,很难适应不同类型的液晶屏。   据此存在的问题,这里提出一种基于ARM与FPGA的LCD控制器设计方案,该设计方案一方面能够通过操作LINUX OS下的Framebuffer设备提高显存的写入速率及减轻处理器的负担,另一方面用FPGA来实现LCD控制器的设计,开发周期短、功耗低,同时具有
[嵌入式]
基于ARM与<font color='red'>FPGA</font>的LCD控制器设计
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved