越来越多的人们认识到当心脏病患者的心脏骤停时,快速及时的救治能够带来很大的好处。这促使更多公共场所和办公室配备有AED设备。而且在美国,因为各州政府强制规定,如果场地所有者没有配备足够的AED设备,将有可能被追究法律责任,这后果显然比偶然出现的AED设备滥用状况更严重。
由于AED的使用者可能是没有经过医疗培训的人,所以此类产品在设计时必须避免有不安全运作的机会。例如,AED设备需要具备判断功能,在判断出CPR是更合适的心脏复苏急救法时,防止使用者进行电击急救法。为此,AED设备必须能够确定有关的操作是否安全,这就需要模拟传感器输入和复杂的数字信号处理,以便检测和分析心脏产生的电信号。
这并不意味着手动除颤器就没有发展空间,因为手动除颤器可以加入更多的传感器输入来监控附加的参数,让医护人员施行二氧化碳浓度(capnography)和脉搏血氧浓度(pulse oximetry)测试,同时获取分辨率较高的12导心电图。手动设备在人体工程学设计方面也有所改善,包括:延长电池寿命、遥测和改进的显示。
鉴于AED设备部署广泛但使用并不频繁,它们必须能够在备用状态出现问题时,利用IEEE 802.11 WiFi等无线协议向医护人员发送信号,所以这些设备必须安全地部署在处于无线接入点范围之内的任何场所。如果能够及早通报问题,便能保障去颤器经常处于良好的操作状态,用于医疗救助任务。同时,AED设备需要设计成只有合格的工程师才能维护保养设备,而未经授权人员则无权取消此项操作。
美高森美公司(Microsemi Corporation)的非易失性FPGA可广泛应用于医疗仪器设备,而这些器件的安全性、高集成度和非易失性存储的特点,特别适用于自动化体外除颤器(automated external defibrillator, AED)。
美高森美的FPGA系列能够满足AED设备设计的众多要求,SmartFusion和IGLOO器件能够提供实现心脏除颤器核心功能所需的传感器接入、用户界面和致动器控制,Microsemi器件固有的安全保障功能可以保证无线传输的数据不被拦截和破译,而且用户或电脑黑客无法篡改设备数据。
所有美高森美第三代FPGA,包括ProASIC3,IGLOO,Fusion和SmartFusion系列,均使用快闪存储器来永久储存密钥设置,这些密钥设置决定产品出厂之后,哪些部件是可以重新编程的。没有正确的密钥,设备程序不可能重新编程;这项设计使得篡改数据几乎不可能。另外,片上快闪也为保护数据所需密钥提供了安全的存储地点。
由于AED设备将会放置较长的时间,所以降低待机功耗是必要的,以便尽可能地节省内部电池能量,从而延长两次充电之间的备用时间。在待机期间,任何非系统监控功能均需要禁用,以便防止其耗用电能。在传感器检测到系统被使用之前,LCD和其它AED功能会一直处于禁用状态。在检测到使用信号时,系统需要尽快恢复使用状态,这项功能难以使用易失性FPGA技术来实现。
基于SRAM的FPGA器件需要恒定电流来维持其编程状态,基于SRAM FPGA的系统设计通过向EEPROM写出状态信息而进入低功率状态,然后,在恢复供电时重新加载配置位流。不过,这要求在硬连线逻辑和单独的微处理器中实现大部分系统功能。
AED设备存放长时间后重新进行系统初始化所需的时长是至关重要的,为了有效,AED设备必须在从其存储状态恢复之时就可以使用。如果首个使用人员不得不等待AED启动方能使用,则不够高效。因为美高森美开发的基于反熔丝和快闪技术的 FPGA器件是非易失性的,在上电之际就可使用,可以立即使用AED功能。
由于非易失性FPGA是单芯片器件,可以省去与SRAM FPGA配置单元相关的附加电路。除了一个引导ROM和一个用于存储未加密配置代码的附加系统存储器之外,基于SRAM的FPGA还可能需要一个复杂可编程逻辑器件(CPLD)来处理系统配置和监管任务,因为FPGA只有读入其自己的配置数据之后,才能接管那些功能。而且,还需要时钟及复位信号发生电路在上电时帮助进行电路板元件初始化。这些因素降低了可靠性,增加了系统设计的复杂性及成本,减慢了开发速度。
美高森美的SmartFusion FPGA器件能够整合微处理器、可编程逻辑和系统I/O功能,最大限度地减少电路板空间并提供非易失性优势。通过使用其IGLOO FPGA器件,可以进一步节能。这些器件可在1μs之内进入Flash*Freeze模式,仅消耗5μW来保持系统存储器和易失性数据寄存器的内容。由于AED设备大部分时间都处于低功耗模式,美高森美用于节能的IGLOO解决方案以及用于传感器和系统管理功能的SmartFusion器件是完美匹配AED设备需求的产品。
关键字:FPGA 除颤器
引用地址:应用于除颤器的FPGA解决方案
由于AED的使用者可能是没有经过医疗培训的人,所以此类产品在设计时必须避免有不安全运作的机会。例如,AED设备需要具备判断功能,在判断出CPR是更合适的心脏复苏急救法时,防止使用者进行电击急救法。为此,AED设备必须能够确定有关的操作是否安全,这就需要模拟传感器输入和复杂的数字信号处理,以便检测和分析心脏产生的电信号。
这并不意味着手动除颤器就没有发展空间,因为手动除颤器可以加入更多的传感器输入来监控附加的参数,让医护人员施行二氧化碳浓度(capnography)和脉搏血氧浓度(pulse oximetry)测试,同时获取分辨率较高的12导心电图。手动设备在人体工程学设计方面也有所改善,包括:延长电池寿命、遥测和改进的显示。
鉴于AED设备部署广泛但使用并不频繁,它们必须能够在备用状态出现问题时,利用IEEE 802.11 WiFi等无线协议向医护人员发送信号,所以这些设备必须安全地部署在处于无线接入点范围之内的任何场所。如果能够及早通报问题,便能保障去颤器经常处于良好的操作状态,用于医疗救助任务。同时,AED设备需要设计成只有合格的工程师才能维护保养设备,而未经授权人员则无权取消此项操作。
美高森美公司(Microsemi Corporation)的非易失性FPGA可广泛应用于医疗仪器设备,而这些器件的安全性、高集成度和非易失性存储的特点,特别适用于自动化体外除颤器(automated external defibrillator, AED)。
美高森美的FPGA系列能够满足AED设备设计的众多要求,SmartFusion和IGLOO器件能够提供实现心脏除颤器核心功能所需的传感器接入、用户界面和致动器控制,Microsemi器件固有的安全保障功能可以保证无线传输的数据不被拦截和破译,而且用户或电脑黑客无法篡改设备数据。
所有美高森美第三代FPGA,包括ProASIC3,IGLOO,Fusion和SmartFusion系列,均使用快闪存储器来永久储存密钥设置,这些密钥设置决定产品出厂之后,哪些部件是可以重新编程的。没有正确的密钥,设备程序不可能重新编程;这项设计使得篡改数据几乎不可能。另外,片上快闪也为保护数据所需密钥提供了安全的存储地点。
由于AED设备将会放置较长的时间,所以降低待机功耗是必要的,以便尽可能地节省内部电池能量,从而延长两次充电之间的备用时间。在待机期间,任何非系统监控功能均需要禁用,以便防止其耗用电能。在传感器检测到系统被使用之前,LCD和其它AED功能会一直处于禁用状态。在检测到使用信号时,系统需要尽快恢复使用状态,这项功能难以使用易失性FPGA技术来实现。
基于SRAM的FPGA器件需要恒定电流来维持其编程状态,基于SRAM FPGA的系统设计通过向EEPROM写出状态信息而进入低功率状态,然后,在恢复供电时重新加载配置位流。不过,这要求在硬连线逻辑和单独的微处理器中实现大部分系统功能。
AED设备存放长时间后重新进行系统初始化所需的时长是至关重要的,为了有效,AED设备必须在从其存储状态恢复之时就可以使用。如果首个使用人员不得不等待AED启动方能使用,则不够高效。因为美高森美开发的基于反熔丝和快闪技术的 FPGA器件是非易失性的,在上电之际就可使用,可以立即使用AED功能。
由于非易失性FPGA是单芯片器件,可以省去与SRAM FPGA配置单元相关的附加电路。除了一个引导ROM和一个用于存储未加密配置代码的附加系统存储器之外,基于SRAM的FPGA还可能需要一个复杂可编程逻辑器件(CPLD)来处理系统配置和监管任务,因为FPGA只有读入其自己的配置数据之后,才能接管那些功能。而且,还需要时钟及复位信号发生电路在上电时帮助进行电路板元件初始化。这些因素降低了可靠性,增加了系统设计的复杂性及成本,减慢了开发速度。
美高森美的SmartFusion FPGA器件能够整合微处理器、可编程逻辑和系统I/O功能,最大限度地减少电路板空间并提供非易失性优势。通过使用其IGLOO FPGA器件,可以进一步节能。这些器件可在1μs之内进入Flash*Freeze模式,仅消耗5μW来保持系统存储器和易失性数据寄存器的内容。由于AED设备大部分时间都处于低功耗模式,美高森美用于节能的IGLOO解决方案以及用于传感器和系统管理功能的SmartFusion器件是完美匹配AED设备需求的产品。
上一篇:可扩展动态重配置的新型FPGA平台设计
下一篇:基于FPGA的TMR方法改进策略
推荐阅读最新更新时间:2024-05-02 21:34
基于FPGA的RISC微处理器的设计与实现
20世纪80年代初兴起的RISC技术一直是计算机发展的主流,RISC微处理器的一些基本理论则是计算机领域的重要基础常识,但具体实现仍有难度。电子设计自动化(Electronic Design Automation,简称EDA)是现代电子设计的核心技术。利用EDA技术进行电子系统设计的主要目标是完成专用集成电路(ASIC)的设计,而现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)是实现这一途径的主流器件。现场可编程通用门阵列(Field Program mableGateArray,简称FPGA)的内部具有丰富的可编程资源。FPGA外部连线很少、电路简单、便于控制。FPGA目前已达千万门标记(10million-gatem
[嵌入式]
基于DSP+FPGA架构的在线棉结检测装置
棉结主要是棉纤维纠缠而成的纤维结,其形成原因分三大类:机械生产产生的棉结、棉籽造成的棉结、白星或者有色棉结。由于其体积微小极易被纱布所抱合和沾附,在整个纺织印染过程中成为难以除掉的疵点,较高含量的棉结将导致纱线中较高的棉结含量,并最终影响织物外观 ,因此在棉花被纺成纱线或织成布前进行棉结检测是非常重要的。 目前,检测棉结所采用的方法主要有以下三种:一是靠人工筛选和统计不同类型棉结和异纤杂质点的数量,劳动强度高;二是使用机械或者离线仪器进行检测,即将棉条或纱线等取样到装置上进行检测,劳动强度高、实时性差、精确度低;三是配备在梳棉机上的在线检测棉结装置,该装置采用装有摄像机鉴别梳棉机上棉网中的棉结,精确地检测并在显示终端上及时反映出瞬
[工业控制]
赛灵思28nm低功耗FPGA将一箭双雕
尽管FPGA阵营一路高唱凯歌在众多市场赶走了ASIC/ASSP,但是一个最重要的领域——下一代网络的最核心处,仍是大型ASIC/ASSP占了上峰。此外大批量生产时许多用户仍选择由FPGA转向ASIC也是一道难题。此次赛灵思的新一代28nm FPGA推出将可一箭双雕…… 尽管FPGA阵营一路高唱凯歌在众多市场赶走了ASIC/ASSP,但是有一个最重要的领域——下一代网络的最核心处,包括在下一代无线基站和下一代100G光纤汇聚网络的最核心的处理器领域,仍是大型ASIC/ASSP占了上峰,因为后者的低功耗,因为后者的强大处理能力。而在目前的工艺下,如果FPGA要做到如大型ASIC一样的处理能力,功耗是绝对不能达到客户要求的
[嵌入式]
高速突发模式误码测试仪的FPGA实现方案
引言 无源光网络PON以其独特的优势在网络中已经规模化地应用。由于GPON系统在现有PON系统中带宽利用率最高,系统成本最低,且具有全业务支持能力,因此其前景被普遍看好,成为众多电信运营商和设备制造商推崇的宽带接入技术。 在GPON中,下行数据是以广播形式发送的,上行数据由多个用户终端按时分多址的方式发送的数据包组成。因传输路径不同,各数据包有不同衰减,不同数据包相位间存在跳变,数据包中存在长连“1”、“0”,这些因素的影响使得OLT突发接收模块接收的信号是特殊的突发光信号。对于上行的突发信号,OLT突发接收模块不仅要从中恢复出幅值相等的信号,而且要消除相位突变,即完成时钟和相位的对齐,因此OLT输出的信号应该为
[嵌入式]
京微雅格首家发售集MCU与存储功能为一体的金山系列FPGA
---- 该系列 FPGA 通过集成片上 MCU 处理器、 SRAM 存储器、 Flash 配置存储器、 RTC 片内时钟等硬件单元,实现了同类器件所不具备的集成度、高性能和低成本性。 2012 年 8 月 16 日,北京讯 ---- 国内首家片上可配置应用 CAP ( Configurable Application Platform )平台的先行者和领导者京微雅格( Capital-Micro )今天宣布,开始发售其新一代全新架构的 CME-M5 ( 金山 ) FPGA 器件,该系列通过集成片上 MCU 处理器、 SR
[嵌入式]
Altera全球业务开发总监:数字电源跃居FPGA SoC设计新宠
20/14奈米现场可编程闸阵列(FPGA)将加速改搭数位电源。FPGA迈向20/14奈米先进制程,导致电路复杂度和电源供应需求激增,相关晶片商已开始导入高整合、可编程,且支援大电流的数位电源解决方案,从而提升FPGA核心电源轨的供电效能,同时改善系统整体功耗、占位空间和散热机制,以满足系统业者日益严格的节能设计要求。 Altera全球业务开发总监Patrick Wadden强调,资料中心业者将更加注重伺服器核心处理器功耗。 Altera全球业务开发总监Patrick Wadden表示,基地台、伺服器正扩大导入20奈米以下先进制程,并整合各种处理核心的FPGA系统单晶片(SoC),然而,随着FPGA SoC性能攀升、内部逻
[嵌入式]
基于DSP Builder的DDS设计及其FPGA实现
直接数字合成器,是采用数字技术的一种新型频率合成技术,他通过控制频率、相位增量的步长,产生各种不同频率的信号。他具有一系列的优点;较高的频率分辨率;可以实现快速的频率切换;在频率改变时能够保持相位的连续;很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑芯片实现DDS ,专用的DDS芯片产生的信号波形、功能和控制方式固定,常不能满足具体需要 。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,并且开发周期短,易于升级,因为非常适合用于实现DDS。 1 DDS的工作原理 DDS的结构原理图如图1所示,DDS以数控振荡器的方式,产生频率、相位和幅度可控的正弦波 。电路包括了相位
[嵌入式]
基于FPGA的高精度相位测量仪的设计
引言 随着集成电路的发展,利用大规模集成电路来完成各种高速、高精度电子仪器的设计已经成为一种行之有效的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。本文采用Altera CycloneII系列FPGA器件EP2C5,设计了高精度相位测量仪。测量相位差所需的信号源在FPGA内部运用DDS原理生成,然后通过高速时钟脉冲计算两路正弦波过零点之间的距离,最后通过一定的运算电路得到最终相位值,测相精度为1°。 图1 相位测量仪硬件结构图 图2 基于DDS的数字移相信号发生模块框图 图3 控制模块顶层原理框图 图4 相位测量模块原理框图 系统硬件设计 该基于FPGA的相位测量仪,硬件
[测试测量]