Altera介绍下一代20nm产品创新技术细节-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

不久前，Altera公司公开了在其下一代20nm产品中规划的几项关键创新技术，通过在20 nm的体系结构、软件和工艺的创新，支持更强大的混合系统架构的开发。日前，Altera公司资深副总裁首席技术官Misha Burich博士专程来到北京，详细介绍了创新技术的细节。

据Misha Burich博士介绍，Altera的20nm混合系统架构包括40-Gbps收发器技术、下一代精度可调数字信号处理(DSP)模块体系结构以提供高达5 TFLOP(每秒5万亿次浮点运算)的IEEE 754标准浮点运算性能、异质混合3D IC技术即通过创新的高速互联接口来集成FPGA和用户可定制HardCopy ASIC，或者集成包括存储器、第三方ASIC、光接口等在内的各种技术。

20nm混合系统架构在功耗管理方面继续创新，包括自适应电压调整、可编程功耗技术、以及工艺技术优化等，使得Altera器件功耗比前一代降低了60%。异质混合20nm系统的开发通过全功能高级设计环境得以实现，这一设计环境包括系统集成工具(Qsys)、基于C的设计工具(OpenCL™)以及DSP开发软件(DSP Builder)。Altera持续关注通过增强其开发工具以在20nm实现业界最快的编译时间，来提高设计人员的效能。

值得注意的是，Altera是业界唯一能够在一个器件中集成FPGA和ASIC的公司。Altera下一代器件采用TSMC的20nm工艺技术和业界最高的系统集成度，并包括硬核ARM处理器子系统。20nm 片上系统(SoC) FPGA为客户提供了从28-nm到20nm的软件移植途径，同时将处理器子系统的性能提高了50%。

关键字：Altera 20nm 产品创新技术细节引用地址：Altera介绍下一代20nm产品创新技术细节

上一篇：xilinx Vivado 设计套件2012.3版大幅提升生产力
下一篇：Altera Serial RapidIO IP内核满足增长的带宽需求

推荐阅读最新更新时间：2024-05-02 22:24

技微联合于HYSTA2009展示H.264解决方案

“随着Jointwave(技微联合)公司继续加大在视频领域RTL实现方法上的研发投入和扩大技术优势，满足特定市场需求和针对客户个性化服务，逐步形成了更清晰的产品线和高性能低成本的测试评估平台,从而使我们的H.264 IP在FPGA/ASIC领域提供与最终产品目标规格和性能完全相同的实时原型验证手段，从而大大降低了客户的技术实现的风险。并且Jointwave分别成为FPGA两大企业Xilinx联盟成员和Altera 设计服务伙伴，得到了业界领军企业认可的，为市场提供最高质量的图像处理IP，成为了视频应用领域采用FPGA/ASIC方案的客户确保其产品面向市场获得成功提供了一个重要的选择和机会。” Jointwave公司的CEO，

[嵌入式]

Altera CTO谈工艺与FPGA发展

Altera CTO Misha Burich日前第一次接受了中国媒体的访问，谈及了包括3D，FPGA代工以及工艺对于未来FPGA发展的影响等问题。关于3D与2.5D 对于3D与2.5D芯片的区别，Misha认为3D技术使通过不同的裸片堆叠形成的，每个Die上都有晶体管，而现在的2.5D芯片是通过衬底互连，并不算严格意义上的3D芯片（比如Altera采用的TSMC的Cowos技术）。不过Misha也强调，由于从真实的可量产情况来看，2.5D的实现难度比3D小一些，并且其认为最早采用3D芯片技术的可能是存储器类的公司而不是FPGA。当然除了和TSMC的合作，Altera与IMEC也有合作，意在研发下一代3D芯片，当然TSM

[嵌入式]

<font color='red'>Altera</font> CTO谈工艺与FPGA发展

Altera发布最新版Quartus® II开发软件

Altera公司日前发布业界成熟可靠的最新版Quartus® II开发软件——对于FPGA设计，性能和效能在业界首屈一指的软件。Quartus II软件12.0版进一步提高了用户的效能和性能优势，例如，对于高性能28-nm设计，编译时间缩短了4倍。其他更新包括扩展28-nm器件支持，初次支持Altera SoC FPGA，增强Qsys系统集成和DSP Builder工具，以及经过改进的知识产权(IP)内核等。业界最快的FPGA编译时间 Quartus II软件12.0保持业界最快的编译时间，使得用户能够将设计团队资源集中在设计创新上，同时提高了设计人员的效能。采用这一版本软件，与公司以前版本软件相比，Stratix® V FP

[嵌入式]

Altera的FPGA与Micron混合内存立方实现互操作，共同引领业界

2013年9月5号，北京——Altera公司 (NASDAQ: ALTR)和Micron技术有限公司(NASDAQ: MU) (“Micron”)今天宣布，双方联合成功展示了Altera Stratix® V FPGA和Micron混合内存立方 (Hybrid Memory Cube, 简称HMC)的互操作性。采用这一成功的技术，系统设计人员能够在下一代通信和高性能计算设计中充分发挥FPGA和SoC的HMC优势。这一展示表明了Altera的10代系列产品对HMC产品的支持进行了早期验证，能够及时将产品推向市场，包括Stratix 10以及Arria 10 FPGA和SoC。 HMC得到了业界领先公司和最有影响公司的认

[嵌入式]

ARM：最快明年底发布20nm工艺芯片

ARM处理器部门主管西蒙·赛加斯(Simon Segars)周一在Computex大展上表示，采用20纳米工艺生产的ARM芯片最快将于明年底发布。赛加斯说：“整个行业都推进下一代技术，只要在经济和技术上可行，便会立刻推出。” 赛加斯说：“整个行业都推进下一代技术，只要在经济和技术上可行，便会立刻推出。” 　　生产工艺的尺寸越小，芯片中使用的晶体管尺寸越小，数量越少，从而可以延长电池寿命或提升设备性能。　　ARM并不自主生产芯片，而是将芯片设计授权给高通、德州仪器和Nvidia等企业，这些企业随后再将生产外包给台积电等代工厂商。

[手机便携]

适用于Altera™MAX®10 FPGA的小型高效电源

您是否正在使用Altera™MAX®10 FPGA进行设计？若是这样，您可能是想要一种小型、高效和已验证过的电源解决方案，而无需投入大量思考或设计时间。电源设计应该简易、小巧，以适应印刷电路板（PCB）的小尺寸，且效率足够高、无需散热器或主导系统的热预算。最重要的是，电源必须工作。它必须满足FPGA的要求并在您的特定系统中运行。适用于高达125℃的Altera™MAX®10 FPGA的小型、高效、易于使用的电源参考设计是经过验证的设计，并提供具有工作波形和性能数据的详细设计指南，以及原理图、物料清单（BOM）和PCB布局，以便在系统中实现此设计。参考设计支持MAX 10的双电源选项，并包含支持Instant-On功能的

[电源管理]

适用于<font color='red'>Altera</font>™MAX®10 FPGA的小型高效电源

Mentor CEO: 摩尔定律将在20nm工艺后面临挑战

Mentor董事会主席兼CEO Wally Rhines在9月3日于北京举行的Mentor中国论坛上指出，数字半导体工艺目前已进入28nm阶段，但制造企业一直以来都在应对来自成本方面的压力。Mentor的RET/OPC解决方案为中国的芯片代工厂提供了缓解成本压力的有效方法。他认为，摩尔定律现在仍然有效，但只是“学习曲线——成本降低曲线”（见图1）的一种特例。进入20nm、14/16nm及10nm工艺时代后，摩尔定律可能会失效，每个晶体管成本每年的下降速度不到30%，这导致企业面临的成本挑战会更加严峻。图1 学习曲线是一条成本持续降低的曲线。以下4类企业①供应链商：芯片生产、光刻和掩膜制

[手机便携]

820K-LE Stratix IV FPGA进一步扩大Altera的技术领先优势

Altera 公司 (NASDAQ: ALTR) 今天宣布， 40-nm Stratix ® IV E FPGA 高端密度范围增大到业界领先的 820K 逻辑单元 (LE) 。 Stratix IV EP4SE820 FPGA 是业界同类产品中密度最大、性能最好、功耗最低的 FPGA 。 EP4SE820 FPGA 非常适合各种需要大容量 FPGA 的高端数字应用，包括 ASIC 原型开发和仿真、固网、无线、军事、计算机和存储应用等。 Altera 的 Stratix IV E FPGA 提供四种器件，密度范围在 230K 到 820K LE 之间

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■验证并选择心仪MOSFET，探寻选型奥秘！注册、体验双重好礼等你拿~

■评论有奖：元器件采购的秘密法宝，助你做个自带“松弛感”的职场人！

■新栏目器件口碑专辑上线~快来点评吧！

■中星联华直播 | 高速信号完整性分析与测试 — “码”上行动系列线上讲堂