赛灵思宣布2013年2季度20nm芯片tapeout

发布者:EEWorld资讯最新更新时间:2013-01-31 来源: EEWORLD 手机看文章 扫描二维码
随时随地手机看文章

据报道,赛灵思公司日前宣布,其首颗20nm芯片预计于2季度tapeout,将采用TSMC 20SOC工艺制程。
公司表示,“赛灵思预计今年就可以为重要战略客户提供样片,以便他们能够提前导入下一代应用中。”而现在,公司正与前十大客户进行20nm架构的评估与实施。

同时,Xilinx的Vivado开发设计套件,也将于2013年三月的版本中添加对20nm的支持。

“在20nm时代,综合及实现的时间将减少4倍,功耗降低50%,同时性能提升了三倍。”

“赛灵思从28nm迁移至20nm,领先了对手整整一代。”赛灵思公司高级副总裁Victor Peng表示。

“自2012年11月开始,赛灵思就在积极地与战略性客户密切地进行早期设计工作,同时随着新工具的启动,双方的设计合作将增长的更快。”

引用地址:赛灵思宣布2013年2季度20nm芯片tapeout

上一篇:Altera:成功的28nm
下一篇:JDSU在下一代光测试仪产品中选用了Altera Stratix V

小广播
热门活动
换一批
更多
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved