莱迪思FPGA产品被谷歌ATAP团队采用

发布者:电子魔法师最新更新时间:2014-04-18 来源: EEWORLD关键字:莱迪思  FPGA  谷歌 手机看文章 扫描二维码
随时随地手机看文章

     莱迪思的FPGA产品为Project Ara的第一款原型机提供关键的互连功能,加速手机模块的开发进程。

     美国俄勒冈州希尔斯波罗市 — 2014 年 4月 18 日—莱迪思半导体公司(NASDAQ: LSCC)今日宣布谷歌的“先进技术和项目(ATAP)”团队已经在雄心勃勃的 Project Ara计划中采用了莱迪思的FPGA产品,旨在提供世界上第一款模块化智能手机,拥有各种模块可供用户进行配置。模块开发者工具包(MDK)已从上周起对开发者开放,该工具包也是今天 Project Ara模块开发者大会(Project Ara Modular Developers Conference)的主题,包含用于可移除模块的参考设计以及Project Ara中手机基本骨架间关键互连的莱迪思FPGA产品。
 
      “Project Ara的主要目标之一是要降低智能手机硬件行业的进入门槛,通过压缩开发时间显著加快创新步伐。”Project Ara负责人,Paul Eremenko先生说道,“我们在第一款原型机和MDK的参考模块设计中采用了莱迪思的FPGA产品,主要是看中它们能够满足尺寸、功耗和性能方面的苛刻要求,以及在简化和加速 Project Ara的模块开发时发挥出的重要作用。”
 
     此外,为了让企业能够基于Project Ara模块快速开发出原型机,低功耗和小尺寸的莱迪思FPGA产品满足了对发热受限环境的系统要求,同时还提供了很大的灵活性以支持用于模块间互连的MIPI UniPro网络协议。莱迪思的FPGA产品为移动消费电子产品提供了经验证的解决方案,也是量产化模块的理想选择。开发者可快速将原型机投入量产,减少产品开发的工作量并加速产品上市时间。莱迪思FPGA产品的优势已经在全世界成千上万正在使用智能手机的消费者手中得到证明。
 
      “谷歌的Project Ara为消费者和制造商带来更多可能性,成为“定制移动设备”这一趋势的标志。你可以想象一下,比如消费者能够有机会从高端制造商那里选择各种从便宜到昂贵的摄像头模块,而那些制造商也能够得以进入有利可图的智能手机市场,“莱迪思CTO,David Rutledge先生表示,“小尺寸、低功耗的莱迪思FPGA产品提供了理想的解决方案,为模块间的互连以及构建一个开发者能够实现创新的系统环境带来了关键的灵活性和功能。”
 
     莱迪思的FPGA产品正被用于提高电池寿命、实现“永远在线”的处理以及通过灵活的集成降低系统成本。这些特性也正是模块开发者所需要的,可用于构建具有高性价比的模块,相比使用其他半导体技术能够更快地将产品推向市场。
 
     目前Project Ara原型机和参考设计采用的是10x10 mm小尺寸封装的LatticeECP3™ FPGA产品。莱迪思最近发布的 ECP5™ FPGA产品的目标是在保持低成本的前提下提供更好的I/O性能和灵活性,是满足不断发展的MIPI UniPro接口标准的理想选择。此外,莱迪思的MachXO3™和iCE40™器件是世界上最小的FPGA,每天向主要的智能手机制造商供货达数百万片,模块开发者可以使用它们加速产品上市时间,并在小封装尺寸和微瓦级功耗的优势下获得满足大量互连标准所需的灵活性,如DSI、CSI-2、SPI、I2C和I2S等等。
 
     为了让开发者更多地了解Project Ara计划,4月15日至4月16日谷歌在美国加利福尼亚州的山景城(Mountain View,CA)举办第一届Project Ara模块开发者大会(Project Ara Module Developers Conference)。现场观众报名已关闭,但感兴趣的观众仍可访问注册观看在线现场直播。
 
     莱迪思半导体公司将参加太平洋时间4月16日(周三)上午10点的开发者硬件专家小组讨论(Developer Hardware panel)。
 

关键字:莱迪思  FPGA  谷歌 引用地址:莱迪思FPGA产品被谷歌ATAP团队采用

上一篇:Xilinx发布Vivado 2014.1版大幅提升生产力
下一篇:牛人的FPGA设计经验分享

推荐阅读最新更新时间:2024-05-02 23:04

基于FPGA的四阶IIR数字滤波器
摘要:采用FPGA实现四阶IIR数字滤波器,通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB,阻带衰减大于32dB。 关键词:四阶 IIR 椭圆滤波器 补码阵列乘法器 常用的数字滤波器有FIR数字滤波器和IIR数字滤波器。FIR数字滤波器具有精确的线性相位特性,在信号处理方面应用极为广泛,而且可以采用事先设计调试好的FIR数字滤波器IP Core来完成设计,例如Altera公司提供的针对Altera系列可编程器件的MegaCore,但是需要向Altera公司购买或申请试用版。另外,对于相同的设计指标,FIR滤波器所要求的阶数比IIR滤波器高5~10倍,成本较高,而且信号的延迟也较大。IIR滤波器所要求的阶数
[应用]
巴菲特称不买苹果股份 IBM犯错可能性更小
北京时间5月6日上午消息,伯克希尔哈撒韦CEO沃伦·巴菲特(Warren Buffett)周六表示,他不会买入苹果和谷歌(微博)等科技巨头的股票,但也不会做空这些公司,而此前对IBM(微博)的投资非常适合伯克希尔哈撒韦。   巴菲特在伯克希尔哈撒韦年会上表示:“未来10年中,我不会对苹果和谷歌的市值上涨感到惊讶,但我不会买入这些公司股票。不过我也可以肯定不会做空这些公司。”   截至去年底,伯克希尔哈撒韦持有117.5亿美元的IBM股份。巴菲特表示:“相对于谷歌和苹果,IBM走上错误道路的可能性不大,至少对我们来说如此。”   巴菲特去年11月披露,他买入了IBM股份。此举令许多投资者感到惊讶,因为巴菲特通常并不投资科技
[手机便携]
未来某一天 iPhone会支持Android手表吗?
    国外媒体The Verge发布了一篇独家报道,称他们从“非常接近研发团队的消息来源”得知,谷歌正在着手研究让Android Wear平台的智能手表支持iPhone,而且目前这个项目已经接近尾声,只剩一些技术上的细节需要处理。 如果有一天,iPhone支持了Android阵营的手表,这意味着什么?   不过在想这个问题之前,还有一个问题会更先引人注意:苹果肯吗?   谷歌和苹果这两家公司的关系颇有戏剧性,2007年苹果发布第一代iPhone的时候,乔布斯还邀请时任谷歌CEO的施密特上台讲话。几年之后,由于 Android手机成为iPhone的竞争对手,两家公司也不再像以前那般友好,苹果不会再给iPhone预装YouTu
[手机便携]
连接SPI接口器件 - 第一部分
LEC2 Workbench系列技术博文主要关注莱迪思产品的应用开发问题。这些文章由莱迪思教育能力中心(LEC2)的FPGA设计专家撰写。LEC2是专门针对莱迪思屡获殊荣的低功耗FPGA和解决方案集合的全球官方培训服务供应商。 莱迪思CrossLink™-NX FPGA拥有丰富的特性,可加速实现高速和低速接口。本文(系列博文的第一篇)描述了使用CrossLink-NX FPGA连接基于SPI的外部组件。第一篇博文介绍了使用两个时钟域实现连接DAC(亚德诺半导体公司的AD7303 DAC)的SPI接口。第二篇博文将介绍使用单个时钟域实现连接ADC(亚德诺半导体公司的 ADC AD7476)的SPI接口。两个案例中呈现了两种
[嵌入式]
连接SPI接口器件 - 第一部分
谷歌在线商店闹剧:5600元的Pixel 4显示“免费
3月17日消息,9to5Google发现,谷歌在线商店将Pixel 4标注为“免费”。   谷歌在线商店美国官网显示,Pixel 4页面未标注价格,“Buy”方便有个“Free”。   不过这并非是真的免费,点击“Buy”进入之后就会发现谷歌Pixel 4、Pixel 4 XL的具体售价:799美元(约合人民币5600元)和899美元(约合人民币6300元)。   目前尚不确定谷歌出现这种乌龙的原因,历史上谷歌在线商店从来没有出现过“真免费产品”。   最后看下Pixel 4、Pixel 4 XL的规格:   Pixel 4:   它采用5.7英寸FHD+显示屏,搭载高通骁龙855旗舰平台,最高配备6GB内存+128GB
[手机便携]
<font color='red'>谷歌</font>在线商店闹剧:5600元的Pixel 4显示“免费
谷歌展示Android Q折叠屏优化 可实现应用无缝过渡
在本届Google I/O大会上,谷歌介绍了新版Android Q操作系统对于折叠屏手机的支持。 Android Q利用了折叠屏的天然属性,可让多款应用同时在屏幕上运行,从而进一步强化了设备的多任务能力。此外,谷歌还加入了一项名为“屏幕连续性(Screen Continuity)”的新功能,可将用户在小屏上运行的应用无缝过渡到大屏上。 谷歌表示,今年将有多家厂商推出自己的折叠屏设备,而它们所运行的自然都是Android系统。
[家用电子]
<font color='red'>谷歌</font>展示Android Q折叠屏优化 可实现应用无缝过渡
FPGA全局时钟资源相关原语及使用
FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。 与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。 1. IBUFG即输
[嵌入式]
基于FPGA+DSP的多通道单端/差分信号采集系统设计
在信号处理过程中,经常采用 DSP + FPGA 协同处理的方法。是因为DSP虽然可以实现较高速率的信号采集,但其指令更适于实现算法而不是逻辑控制,其外部接口的通用性较差。而FPGA时钟频率高、内部延时小,全部控制逻辑由硬件完成,速度快、效率高,适合于大数据量的传输控制,可以集成外围控制、译码和接口电路,在高速数据采集方面有着DSP以及单片机无法比拟的优势,但缺点是难以实现一些复杂的算法。因此,若采用DSP+FPGA协同处理的方法,便可以使DSP的高速处理能力与FPGA的高速、复杂的组合逻辑和时序逻辑控制能力相结合,达到互补,使系统发挥最佳性能。 在目前的信号采集及测试系统中,由于应用背景的复杂,经常需要对多路信号进行采集,有的甚
[嵌入式]
基于<font color='red'>FPGA</font>+DSP的多通道单端/差分信号采集系统设计
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved