基于FPGA及DDS技术的USM测试电源的设计

最新更新时间:2010-10-09来源: 现代电子技术 关键字:FPGA  DDS技术  测试电源 手机看文章 扫描二维码
随时随地手机看文章

    超声波电机(USM)具有能够直接输出低转速大力矩,瞬态响应快(可达ms量级)、定位精度高(可达nm量级),无电磁干扰等诸多优点。USM的运行需要有两路具有一定幅值,相位上正交(或可调),频率在20 kHz以上的高频交流电源。驱动信号源的幅值、频率及相位直接影响USM的性能。为便于USM的性能测试及研究,需要提供一种在幅值、频率、相位上均可调的测试电源。以往的超声波驱动器多采用分立器件构成如文献,其电路结构复杂。文献虽然改用FPGA或CPLD生成,但所生成的信号频率变化是不连续的。文献是用单片机和专用的DDS芯片,存在抗干扰性差,可靠性低的弊端。

    本文介绍了基于DLL数字频率直接合成技术(DDS)用ALTERA公司的FPGA器件和VHDL语言编程,按相位累加的方法产生两相四路频率相位可调的高频PWM信号,经过驱动电路、光耦隔离电路作为外部功率控制电路H桥的四个闸门驱动信号,H桥主回路接入的是对市电经调压、隔离、整流及滤波后的直流电。由闸门驱动信号对该直流电进行通断控制,形成可调幅值、频率、相位差的两相高频PWM波的交流信号,再经外加电感平滑,将PWM波信号变成类正弦波信号,实现对USM的性能测试。

1 功率控制电路

    如图1所示,加于USM的A、B两相交流信号是由FPGA产生的四路脉冲信号控制MOS管开关对整流滤波后直流电进行通断控制,在图1所示H桥逆变器的作用下,将直流电逆变为与逆变器开关频率相同的矩形波交流电,经串联电感平滑,就得到了USM所需的两相高频类正弦波信号。该信号可由主回路的调压器调节幅值,A、B两相的相位差取决于H桥两侧闸门驱动信号的相位差,即闸门S1与S2(或S3与S4)驱动信号的相位差。同侧桥臂不能同时导通,以避免大电流通过MOS开关管而损坏开关管,理论上同侧的两个控制信号应该相位互补,实现推挽输出,考虑到开关器件的延时特性,该信号开启闸门时要有一定的延时,即死区时间。鉴于以上分析及USM性能测试的需求,闸门控制信号应具有频率、相位、死区时间均可调的占空比大于50%的PWM高频波。

 

2 PWM调频调相高频信号的产生

    参考文献的DDS设计,将一个周期的矩形波幅值进行2n等分后按顺序存于一个表格中,用高频时钟fclk依次按表中地址顺序读取其数据(幅值)。利用相位累加器可以每隔M个地址,读一个幅值信息。矩形波频率正比于输入时钟频率和相位增量M之积,即为基频时钟fclk/2n的M倍。通过调节步距M(频率控制字)可调节信号的频率。调节首次所读ROM表的地址,可调节矩形波的相位,称该调节参数为相位控制字。若ROM查找表中0,1各占一半则可得到频率、相位连续可调的方波信号;改变表中1的比例,就会得到不同脉宽的矩形波。若能从外部调节1的比例,就生成了一路频率、相位、占空比可调的PWM信号。由于表中只有两种数O和1,且均连续出现,因而可用比较器替换ROM表,将原来的地址发生计数器的计数值划分为2部分,一部分对输出信号清零,另一部分对其置1。2种方案相比,后者大大节约了FPGA资源。RTL级原理图如图2所示。

    程序设计中的FWORD[16..O]为原理描述中的频率控制字M,连接于32位计数器F32[32..6],其输出信号FOUT的频率按如下公式计算FFOUT=fclk/222·FWORD,频率分辨率为Fmin=25fclk/222,最大输出频率为Fmax=Fmin FWORDmax。当系统频率fclk=50MHz时,Fmin=0.745  Hz,Fmax=97.648 kHz,即输出频率可在O.7~97.6 Hz之间调节。相位控制字为9位,输出信号FOUT的相位可按如下公式计算:POUT=360°/2°×PWORD,最小分辨率为360°/2°=0.7°。DIEIN[8..O]为占空比(死区)调节控制字输入,占空比按计算公式:(29-DIEIN)/210x1 00%,最大占空比为50%,最小接近于O,占空比的调节以使图一H桥同侧的两个MOS管刚好不同时导通为度(故占空比不能大于50%),占空比太小会使整个系统转换效率降低。

    以单相调频调相PWM信号设计作为底层元件,利用VHDL的结构化描述方式(例化语句),按相位要求将4个单相调频调相信号DDS元件设置成不同相位来实现。相位字PWORD为9位,U0:PWORD=O,初始相位=0;U2:PWORD=“100000000”,初始相位为180°;U1元件的初始相位PWOR-D,U2元件的初始相位为PWORD+“00000000”,这就实现了UO和U1相位差为PWORD,U0和U2,U1和U2相位差各为180°,从而实现四路调频调相PWM信号设计。

    通过调节FWORD、PWORD及DIEIN来分别调节四路输出信号的频率、相位差、四路输出信号的占空比。仿真结果如图3所示。由仿真图可知超前90°和滞后90°得到的四路相序正好相反,若用其驱动图1的4个开关,得到两相互差90°的信号,一个为A相超前于B相,另逐个为A相滞后于B向。用其驱动USM,在不改变电机连线的情况下,通过调节相位差PWORD,方便的实现电机的旋转方向控制。


3 实验测试

    将上述四路控制信号下载于FPGA中,再经过资料介绍的驱动隔离模块后施加于图1的功率控制电路,通过示波器测得USM的A、B两相波形如图4所示。将上述电路获得的信号应用于USM45超声波电机的驱动中,该电机所要求的驱动信号频率为45.8 kHz,相位差为90°,峰峰值可达300 V。将其频率控制字设定为FWORD=x0F000,相位控制字为PWORD=x180(或x080),死区时间DIEIN=x33~xFF之间调整,成功地驱动了USM 45电机。运行10 min左右,电机转速下降,通过将FWORD调小至xED00,即信号频率为45.2 kHz时,电机速度又上升到开始时的值(65转/mi n)。超声波电机一般工作在定子导纳2频率特性的谐振和反谐振点之间。随电机运行温度的升高,导致谐频率和反谐振频率约有1.4 kHz的变化。由于USM45电机功率小,额定功率只有2 W,且是空载测试,因而温升较小,谐振频率的变化也较小(只有大约0.6 kHz的变化)。



4 结语

    由FPGA按照相位累加振荡器的方法产生的四路调频、调相PWM信号,具有较高频率分辨率,在保持相位连续的前提下,能实现快速频率切换。该信号不但在外部的逆变电路作用下,成功地对USM45电机进行了驱动和测试,还可通过外加专用的L298N型驱动芯片方便地应用于步进电机和直流电机的驱动以及步进电机的调频调速和直流电机的PWM调速。

关键字:FPGA  DDS技术  测试电源 编辑:金海 引用地址:基于FPGA及DDS技术的USM测试电源的设计

上一篇:一种混合信号通用电池充电器设计
下一篇:如何设计多重负载系统电源

推荐阅读最新更新时间:2023-10-18 15:01

基于FPGA的永磁同步电机控制器设计
1 引言 国内普遍采用TM320系列的 DSP 器件作为永磁同步电机控制系统的主控制器,因CPU负载过重导致系统实时性降低的问题日益显著。采用具有并行工作特性的 FPGA 器件作为主控制器能够提高系统实时性。因此,这里给出一种基于FPGA的永磁同步电机控制器设计方案。 FPGA器件内嵌NiosⅡCPU软核的SoPC是 Altera 公司首创的 SoC 解决方案。将SoPC应用到电机控制中,是当前的研究热点。FPGA依靠硬件逻辑门工作,NiosⅡ处理器依靠执行软件程序工作。而在电机控制中实现软硬件协同工作则是设计的难点和创新之处。本设计需要特别注意软硬件协同工作的时序控制。软硬件之间信号的交换需按严格时序进行控制。 2 片上系统规划
[嵌入式]
新思科技公司推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统
    新思科技公司(Synopsys, Inc.)日前宣布推出其Synopsys HAPS®-70系列基于FPGA的原型验证系统,从而扩展了其HAPS产品线以应对系统级芯片(SoC)设计的不断增加的规模及复杂度。HAPS-70系统提供了紧密集成的原型验证软件和硬件,包括高速时域多路复用(HSTDM)技术,它与新的HapsTrak 3 I/O连接器相结合可提供比传统的连接器和引脚复用技术高出可达3倍的原型性能改进。此款新的原型系统利用了一个可扩展的架构以及最新一代的赛灵思Virtex-7 FPGA器件,以支持范围广泛的、各种大小的设计,其容量可从1200万到1.44亿个专用集成电路(ASIC)门。Virtex-7’s I/O ban
[嵌入式]
车载AI芯片之争,架构&参数
自动驾驶时代,AI 芯片 异军突起。 车载AI芯片作为自动驾驶汽车的“大脑”,承担着最艰巨复杂的任务。然而目前车载芯片市场玩家众多,芯片架构也纷繁复杂。从传统汽车到自动驾驶,车载芯片发什了什么变化?本文将带你了解车载AI芯片的发展趋势与参数分析。 车载芯片发展趋势 早期,汽车通常以分布式ECU架构为主,每个模块都拥有单独的ECU(电子控制单元)。随着汽车电子的发展,越来越多的复杂功能被集成到汽车上,区域中心化架构与整车中心化架构的比例逐年提高。目前,整车中心化架构已经成为智能车的主流架构与发展趋势,对域控制芯片的要求也在提升。 汽车架构对比 图源:国信证券 在智能驾驶汽车普及之前,传统汽车通常采用MCU作为
[汽车电子]
车载AI芯片之争,架构&参数
增量型光电编码器抗抖动二倍频电路的设计
  在某些工业自动控制领域、某些装备应用上,经常会遇到各种需要测量长度的场合,目前通常采用的是光电编码器。光电编码器根据其刻度方法及信号输出形式,可分为增量式、绝对式、混合式三种。它是一种集光、机、电为一体的传感器,具有精度高、响应快、性能稳定可靠等显著的优点,能够精确地检测角度、转速、位移等参数。它可以将位移等物理量转变为数字脉冲信号,通过计算脉冲的个数,实现精确的位移测量。然而由于工作环境等因素影响,增量型光电编码器输出信号中含有较多的抖动误码脉冲,将会引起误计数。本文分析误码脉冲产生的原因,设计一种有效的滤波电路。    1 增量型编码器的工作原理   增量型编码器是一种通过光电转换将输出轴上的机械几何位移量转换
[嵌入式]
增量型光电编码器抗抖动二倍频电路的设计
基于FPGA和Quartus II的程控滤波器测量系统的设计方案
1.引言 放大器和滤波器是现代电子系统的重要组成部分,其性能指标的优劣直接决定整个系统的性能。传统的放大器和滤波器大部分是固定放大倍数和固定的截止频率。在许多工程领域中,信号频率范围是动态的,约在几Hz到几十KHz之间,若按最大信号带宽下选择运算放大器的性能,会造成在较低信号频率下功耗浪费,因此需要可变截止频率的滤波器进行滤波。 本系统利用运算放大器、FPGA、D/A和LCD等核心器件设计程控滤波器和扫频测试仪,其中扫频测试仪可用于对滤波器的测试。输入为mV级信号,电压增益60dB,10dB可调,误差小于2%.高通、低通滤波器的截止频率在1kHz~30kHz,1kHz可调,误差小于2%. 2.系统结构设计与理论分析 2.1 系统结
[电源管理]
基于<font color='red'>FPGA</font>和Quartus II的程控滤波器测量系统的设计方案
莱迪思即将举办线上研讨会探讨其最新的高级系统控制FPGA
中国上海——2023年8月9日—— 莱迪思半导体公司(NASDAQ: LSCC),低功耗可编程器件的领先供应商,今日宣布将举办免费的线上网络研讨会,会议的主题是探讨莱迪思控制FPGA——最近发布的MachXO5T™-NX FPGA系列产品 。该产品旨在帮助客户解决日益增长的系统管理设计复杂性方面的挑战。 在研讨会期间,莱迪思将提供MachXO5T-NX高级系统控制FPGA产品系列的技术细节。该系列产品拥有先进的互连、更多逻辑和存储资源、稳定的可编程IO以及领先的安全性等特性。 • 举办方:莱迪思半导体 • 内容:使用下一代控制功能简化您的设计管理 • 时间:北京时间8月17日周四下午2:00 • 地点:在
[嵌入式]
基于Xilinx FPGA的片上系统无线保密通信终端设计
0 引言    利用软件实施加密算法已经成为实时安全通信系统的重要瓶颈。标准的商品化CPU和DSP无法跟上数据加密算法的计算速度要求。此外,CPU和DSP需要完成太多的其他任务。基于FPGA高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能基准 .然而如果仅使用FPGA可编程VHDL来实现的话,系统就不够灵活,升级困难,况且实现起来有很大的难度,本系统以AES加密算法为例,使用Xilinx SPARTAN 3E为开发平台,以Xilinx的嵌入式软核Microblaze为主控制器,调用FPGA的硬件VHDL编程实现的AES加解密和控制 CC2420 来实现高速有效的数据通信。 1 系
[安防电子]
基于Xilinx <font color='red'>FPGA</font>的片上系统无线保密通信终端设计
基于FPGA的电子稳像平台的研究
摘要:分析了传统电子稳像平台的缺陷,研究并设计了基于FPGA的专用平台。针对该平台研制过程中所涉及的一些关键问题进行了详尽的分析与探讨,给出了可行的解决办法。实验结果表明该平台工作稳定,扩展性好。 关键词:视频处理 电子稳像 FPGA 电子摄像系统已广泛应用于军用及民用测绘系统中,但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣,尤其是在航空或野外操作时,支撑摄像机平台的震动会引起图像画面的抖动,令观察者视觉疲劳,从面产生漏警和虚警。所以在运行中,如何稳像成为十分重要的问题,特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点,得到更广泛的应用。 图1 稳像系统的反应
[应用]
小广播
最新电源管理文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved