海力士计划明年投入26亿美元用于资本支出

最新更新时间:2010-12-27来源: 新浪科技关键字:海力士  资本支出  存储器 手机看文章 扫描二维码
随时随地手机看文章
      韩国半导体制造商海力士(Hynix)表示,公司计划投入3万亿韩元(约合26亿美元)用于2011年资本支出,具体的投资规模取决于市场状况。

  海力士2010年资本支出为3.38万亿韩元。

关键字:海力士  资本支出  存储器 编辑:小甘 引用地址:海力士计划明年投入26亿美元用于资本支出

上一篇:Intel生产工艺规划:32nm半年后过半
下一篇:IDM厂积极登陆晶圆代工 版图变动三星优势胜GF

推荐阅读最新更新时间:2023-10-12 23:22

美科学家研发“记忆晶体管”可同时存储和处理信息
    《自然》杂志22日在线发布的一项研究成果显示,美国西北大学科学家开发了一种被称为“记忆晶体管”的新型器件,能同时发挥存储器和信息处理功能,运行方式非常类似神经元。   计算机有单独的处理和存储单元,而大脑使用神经元来执行这两种功能。据物理学家组织网报道,凭借忆阻器和晶体管的组合特性,该新型器件包含多个端子,能像神经网络那样运行。   这项研究是在美国标准与技术研究院和国家科学基金会的支持下,在2015年的工作成果基础上展开的。那时,团队使用单层二硫化钼创建了一个三端门控可调忆阻器,以实现快速可靠的数字存储器存储。忆阻器是“记忆电阻器”的缩写,它是一种电流电阻器,可以“记住”以前施加于其上的电压。   现在,团队
[半导体设计/制造]
STM8 用于系统启动的只读存储器
在某些STM8型号中有2K字节的内部BOOT ROM,其中包含有用于启动的代码。这段代码的主 要作用是利用STM8的SPI,CAN或UART接口,将应用程序代码,数据,选项字节(Option byte) 和中断向量表下载到内部的FLASH和EEPROM中去。 在复位以后,启动代码开始执行。更多详细内容请参考STM8 启动代码用户手册 (UM0560)。
[单片机]
S3C2440的存储器映射(27根地址线如何寻找1G的地址)
查S3C2440的数据手册可知S3C2440可寻址1G的地址范围,但是S3C2440的地址线只有27根,理论上只能寻址2的27次方等于128M的地址范围。 通过细致的分析可知:S3C2440通过一个BANK来解决了这个问题。S3C2440有8个存储器BANK,引出了8根BANK线(对应nGCS0~ nGCS7),通过这个8根线来选通和关闭不同的存储器,这样S3C2440最多就可以连接8个128M的存储器。对某个BANK地址的访问实际上就是选通该BANK,于是ARM核只要发出一个地址,然后S3C2440的储存控制器把该地址解释成两部分:一部分是BANK地址,一部分是连接到该BANK存储器内部的地址就可以
[单片机]
S3C2440的<font color='red'>存储器</font>映射(27根地址线如何寻找1G的地址)
单片机片内存储器烧写(ROM编程)
单片机应用系统由硬件和软件组成,软件的载体是硬件的程序存储器,程序存储器采用只读存储器,这种存储器在电源关闭后,仍能保存程序,在系统上电后,CPU可取出这些指令重新执行。只读存储器(Read Only Memory,ROM)中的信息一旦写入,就不能随意更改,特别是不能在程序运行过程中写入新的内容, 故称只读存储器。向ROM中写入信息称为ROM编程。根据编程方式不同, 掩模ROM. 在制造过程中编程,是以掩模工艺实现的,因此称为掩模ROM。这种芯片存储结构简单,集成度高,但是由于掩模工艺成本较高,只适合于大批量生产。 可编程ROM(PROM). 芯片出厂时没有任何程序信息,用独立的编程器写入。但是PROM只能写一
[单片机]
单片机片内<font color='red'>存储器</font>烧写(ROM编程)
基于DSP的存储器接口设计方案
   TMS320C32 是美国TI公司生产的一款浮点数字信号处理器( DSP ),是TMS320系列浮点数字信号处理器的新产品,其CPU是在TMS320C30和TMS320C31的基础上进行了简化和改进。在结构上的改进主要包括可变宽度的 存储器 接口、更快速的指令周期时间、可设置优先级的双通道DMA处理器、灵活的引导程序装入方式、可重新定位的中断向量表以及可选的边缘/电平触发中断方式等。   1 TMS320C32 的外部 存储器 接口的特点    TMS320C32 是一个32位微处理器,它可以通过24位地址总线、32位数据总线和选通信号对外部 存储器 进行访问。其外部存储器接口结构如下图l所示。   
[嵌入式]
基于DSP的<font color='red'>存储器</font>接口设计方案
基于FPGA助力高端存储器接口设计
  高性能系统设计师在满足关键时序余量的同时要力争获得更高性能,而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据,此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间),但也为设计师带来了必须解决的新挑战。   关键问题之一就是如何满足各种读取数据捕捉需求以实现高速接口。随着数据有效窗越来越小,该问题也益发重要;同时,更具挑战性的问题是,如何让接收到的时钟与数据中心对准。   基于FPGA、ASIC和ASSP控制器的设计所采用的传统方法是使用锁相环或延迟锁定环电路,以保证在源时钟和用
[嵌入式]
一种简易数字波形存储器的实现
摘要:给出了采用类似DMA的设计思路以及使用双口RAM、快速逻辑电路和CPU(AT89C51)组成的数字波形存储系统的整体电路,从而解决了波形数据的快速采集和输出显示问题。 关键词:DMA;双端口;RAM;存储器;AT89C51 GAL 随着信号处理技术的发展,波形存储变得日益重要,各种类型的波形存储装置也越来越多。相对于其它波形存储装置,本文给出的设计的最大特点是速度快,可进行DMA存储,且不占用CPU时间来对信号进行处理。 1 系统的总体设计 由于本设计采用了双口RAM和DMA思想,而且数据的采集、存储与输出均由逻辑电路控制,因此,提高了数据示波器的采样速度,同时易于实现“实时显示”,并可在“伪”实时处理时对数据进行
[应用]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved