円星科技采用Cadence VIP缩短2.5倍的验证时间

“以前，大家关注的更多是系统本身性能，现在更多则是追求应用体验，这就需要各个环节一起做配合和全局优化。比如针对王者荣耀这款游戏，大家都做了很多的优化，包括计算，CPU和GPU的融合，服务器优化等等。”Cadence中国区总经理徐昀表示。 Cadence中国区总经理徐昀 芯片设计行业发生了哪些改变？ 如徐昀所述，目前这种多层次从终端到移动端的全局优化才能实现系统的差异，这种改变也驱动了整个体系的开发模式的变化，“传统模式是软硬件分别开发，与此同时在通用硬件的基础上执行设计虚拟化，而全新模式是软硬件共同开发，以应用为导向进行开发。”徐昀指出。 徐昀观察到，在这种全新的设计方法学下，很多发展趋势是由系统或应用供应商

为解决电子开发人员所面临的重要的功耗挑战，Cadence设计系统公司（纳斯达克：CDNS）今天推出Voltus™ IC电源完整性解决方案（Voltus™ IC Power Integrity Solution），提供卓越性能的电源分析以满足下一代芯片设计的需要。Voltus™ IC电源完整性解决方案利用独特的新技术并结合Cadence® IC、Package、PCB和系统工具使设计团队在整个产品开发周期更好地管理芯片设计的电源问题，以取得更快的设计收敛。 飞思卡尔半导体（Freescale Semiconductor）首席技术官Ken Hansen表示：“我们在早期就与Cadence合作，以验证Voltus技术，对其在不影

Cadence Sigrity 技术在展讯 SC9830A 四核 SoC 平台从前端到后端 PCB 设计中大放异彩 Cadence Design System, Inc. （现已正式更名为楷登电子，NASDAQ：CDNS）与展讯在今日联合宣布，双方经由精诚合作，针对展讯 SC9830A 四核芯片系统 (SoC) 平台要求，开发出了一款虚拟参考设计套件。借助此套件，双方共有客户能够缩短移动产品和应用设计周期，最长达 12 周，包括用于原理图设计、PCB 设计、具有电源感知的信号完整性（SI）和电源完整性（PI）sign off级的仿真分析。 此虚拟参考设计套件旨在为工程师使用展讯SC9830A

【中国，2013年7月18日】——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS）今天宣布，历经广泛的基准测试后，半导体制造商联华电子（NYSE：UMC；TWSE：2303）（UMC）已采用Cadence® “设计内”和“签收”可制造性设计（DFM）流程对28纳米设计进行物理签收和电学变量优化。该流程既解决了随机和系统良率问题，又为客户的28纳米设计提供另一种成熟的制造流程。通过与联华电子的合作开发，这些新的流程整合了业界领先的DFM预防、分析和签收能力，包括Cadence光刻物理分析器（LPA）、Cadence模板分析、Cadence光刻电学分析器（LEA）和Cadence化学机械抛光预测（CCP）

上海，2011年1月21日– 全球领先的电子设计创新企业Cadence设计系统公司(纳斯达克证券交易所代码: CDNS)，今天宣布总部位于上海的无线通信基带和RF处理器解决方案领先供应商展讯通信有限公司（纳斯达克证券交易所代码：SPRD ，以下简称：“展讯”） 已将其芯片设计流程成功迁移到Cadence® Silicon Realization，并实现了其首款40纳米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用无线通信芯片的一次性流片成功。 作为中国最大的芯片设计公司之一，展讯一直秉承采用更好的可预测性和更高效的技术，使其产品能够更快上市。通过采用Cadence® Silicon Realizat

亮点 ： • Cadence SpeedBridge Adapter for PCIe 3.0可实现快速仿真部署和高效的驱动程序和应用程序级测试 • 真实世界工作条件下的系统仿真能力允许在早期进行软硬件协同验证 全球电子设计创新领先企业Cadence设计系统公司（NASDAQ:CDNS）今天宣布推出全新用于PCIe 3.0的SpeedBridge® Adapter。它为设计师们提供了一个重要的工具，来验证和确认他们的PCI Express (PCIe) 设计。这一全新适配器在搭配Cadence® Palladium® Verification Computing Platform一起使用时，能很容易建立并快速调试基于PCI

最新Virtuoso平台的高性能高生产力特点目前已获UMC的65纳米FDK支持 【 加州圣荷塞及台湾新竹2007年12月03日 】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS) 与全球领先的半导体晶圆厂UMC公司 (NYSE: UMC, TSE: 2303)，今天宣布推出面向最新的Cadence Virtuoso定制设计平台（IC6.1）版本的UMC 65纳米SP（标准性能）、RF晶圆厂设计工具包（FDKs）。这一工具包将为设计师提供逻辑/模拟模式65纳米标准性能（SP）和逻辑/模拟模式65纳米低漏电（LL）工艺。Cadence Virtuoso技术有助于加速模拟、混合信号和RF器件的精确芯