一年一度的“国际固态电路会议”(ISSCC)将在明年2月举行,几乎所有重要的晶片研发成果都将首度在此公开发布,让业界得以一窥即将面世的最新技术及其发展趋势。三星(Samsung)将在ISSCC 2016发表最新的10nm制程技术、联发科(MediaTek)将展示采用三丛集(Tri-Cluster)架构搭载十核心的创新行动SoC。此外,指纹辨识、视觉处理器与3D晶片堆叠以及更高密度记忆体等技术也将在此展示最新开发成果。
三星将提供更多DRAM与快闪记忆体晶片细节,其中最重要的是一款采用10nm FinFET技术制程的128Mbit嵌入式SRAM。根据ISSCC主办单位表示,该元件具有“迄今最小的SRAM位元单元,”高密度(HD)型晶片尺寸约0.040μm,而高电流(HD)晶片版本的尺寸约0.049μm。该设计支援“整合型辅助电路,可分别改善HD与HC位元单元的最小操作电压(Vmin)至130mV与80mV。
The Linley Group微处理器分析师David Kanter表示,“相较于三星0.064μm2的14nm SRAM,10nm晶片版缩小了0.63倍,当然不尽理想;但相较于0.049μm2的英特尔(Intel)14nm SRAM,三星的记忆体单元则缩小了0.82倍,这是三星未在20nm与14nm之间微缩金属规律的结果。”但Kanter预计英特尔的10nm SRAM尺寸应该会更小。
台积电(TSMC)在今年初就宣布了10nm制程。据报导台积电正为苹果(Apple)下一代iPhone所用的处理器SoC加码制程投入。三星与台积电目前都是Apple iPhone SoC的主要供应来源。
全球最大的晶片制造商——英特尔已经延迟推出10nm晶片的计划了,原因在于不断攀升的成本与复杂度导致实现这一目标所需的下一代微影技术持续延迟。尽管可能由于10nm晶片的某些关键层必须使用三重图案而压缩了利润,但三星与台积电并没有什么选择,如果他们想赢得Apple的订单的话——这可能是业界最大的一笔交易。
除了三星的SRAM,台积电还将在ISSCC中透露16nm FinFET制程的更多细节。英特尔则可能揭示在开发下一代晶片过程中日益增加的复杂度与成本等挑战。英特尔制造部门总经理William M. Holt表示:“由于我们不断面对微缩带来的挑战,人们越来越担心与质疑摩尔定律(Moore’s Law)在迈向未来时的生命力。”
为了推动摩尔定律持续进展,创新的3D异质整合机制以及新的记忆体技术将有足够的潜力最佳化记忆体层,从而克服处理器性能、功率与频宽等挑战。”
3D堆叠超越摩尔定律挑战
随着晶片制造的成本与复杂度不断攀升,业界厂商正积极探索3D堆叠技术,期望以其作为提高性能或降低功率的替代方法。
三星将揭露多达8个DRAM晶片的堆叠,可达到307Gbits/s的频宽,较ISSCC 2014发表的128Gbits/s堆叠倍增了频宽。三星并为该20nm晶片加入锁相环,从而简化晶片测试。为了降低热,该公司还采用“一种可衡晶片温度分布的自适应刷新方案。”
海力士(SK Hynix)将展示256Gbit/s频宽的DRAM堆叠,“可在堆叠的逻辑层……为记忆体核心处理指令解码与偏置产生”,而不像以往设计是在记忆体层进行。此外,它还在负载过重的3D互连上采用较小摆幅讯号传输,以便降低功耗驱动互连。这种高密度的记忆体晶片将有助于实现高性能运算、加速器以及小型绘图卡。
三星另一款256Gbit的快闪记忆体晶片支援每单元3位元储存,使用了48单元层的晶片堆叠。三星率先在快闪记忆体设计导入单晶片堆叠,展现无需更先进制程技术即可实现更密集晶片的发展路线。
美光科技(Micron)的目标在于超越三星的技术,最新的768Gbit的快闪记忆体晶片可在179.2mm2的面积上支援64KB页缓冲,并藉由在阵列下方放置周边电路实现最高密度NAND快闪记忆体。这种密集晶片将有助于推动固态硬碟(SSD)市场——据统计,这一市场预计将在2016年达到200亿美元的市场规模。
法国研究机构CEA-LETI则将揭露晶片堆叠技术,专为3D电路而打造的4×4×2异步网路晶片(NoC)采用了65nm制程。该晶片瞄准先进的蜂巢式网路设备,并以约0.32pJ/b的3D I/O供电电流实现最低的能耗,以及最高达326Mbits/s的高资料率。
指纹辨识、机器视觉技术大跃进
ISSCC2016还将亮相从指纹辨识到机器视觉与DNA测序等多项最新技术应用。
应美盛(Invensense)与加州大学(University of California)携手的团队开发出利用110×56 PMUT阵列键合CMOS晶片的超音波指纹感测器,能以2.64ms提供431×582 dpi的影像,而功耗仅280uJ。“这款超音波指纹感测器能够成像表面的表皮以及近表面的真皮指纹,使其不受汗渍、防电子欺骗,因而能够为行动装置带来高度可靠性且低成本的个人ID感测。”
韩国与美国的研究人员将发表先进的机器视觉技术进展。韩国科学技术院(KAIST)将介绍“透过整合65nm多核心深度学习处理器而实现的最高准确度智慧眼镜影音介面,”ISSCC表示,这款处理器可提供较上一代处理器(针对头戴式显示器应用)更高56.5%的功效,以及较现有最佳图形辨识处理器更高~2%的辨识率。
美国麻省理工学院(MIT)的研究人员将发表“高效率的深度学习处理器,能够灵活地映射先进的深层神经网路。”这款65nm晶片是一款“深度卷积神经网路(CNN)加速器,搭载了168个处理单元的空间阵列与可配置晶片上网路,可支援像AlexNet等先进CNN。相较于行动绘图处理器(GPU),它的功耗更低10倍,而且仅需更少4.7倍的每画素DRAM存取。
MIT的研究人员还将介绍一款3D视觉处理器,利用来自飞行时间(ToF)相机的资料为视障者打造导航装置,能以30fps的速率侦测安全区域与障碍物,而利用仅0.6V供电消耗8mW功率。这一类先进的视觉晶片将瞄准智慧眼镜与显示器应用,根据市调资料显示,这一市场预计将在2020年成长至1,200亿美元的市场规模。此外,还可应用于无人驾驶车与无人机。
英特尔与加州大学研究人员将共同发表一款经概念验证的DNA测序晶片。这款32nm的晶片在CMOS读取电路上整合了8,192画素的奈米裂隙(nanogap)转换器阵列,从而为DNA测序创造一种电化学生物感测技术,同时还能具有高讯号杂讯比(SNR)。“现有的DNA测序解决方案通常不是使用难以微缩的光学感应技术,就是SNR低的分子感测方式,如今这种新途径可望为整合于电子产品应用的更小尺寸、更低成本DNA测序铺路。”
联发科展示的首款三丛集、十核心CPU,搭载三个ARMv8a CPU丛集,以20nm高κ金属闸制程为1.4GHz、2.0GHz与2.5GHz作业实现最佳化。相较于双丛集架构CPU,额外增加第三个丛集提高了40%的整体性能与功效。
“单纯地添加更多核心并不一定就能提高处理性能。”Kanter指出,“采用big.LITTLE的配置,就容易瞭解电管源理在什么时候时使用小核心以及何时用大核心。但问题是我不确定大小核心之间的间隔对于中间选项是否足以确认中间选项,以及电源管理如何利用这些核心。”
关键字:SRAM ISSCC
编辑:刘燚 引用地址:10nm SRAM、10核心芯片亮相ISSCC
三星将提供更多DRAM与快闪记忆体晶片细节,其中最重要的是一款采用10nm FinFET技术制程的128Mbit嵌入式SRAM。根据ISSCC主办单位表示,该元件具有“迄今最小的SRAM位元单元,”高密度(HD)型晶片尺寸约0.040μm,而高电流(HD)晶片版本的尺寸约0.049μm。该设计支援“整合型辅助电路,可分别改善HD与HC位元单元的最小操作电压(Vmin)至130mV与80mV。
The Linley Group微处理器分析师David Kanter表示,“相较于三星0.064μm2的14nm SRAM,10nm晶片版缩小了0.63倍,当然不尽理想;但相较于0.049μm2的英特尔(Intel)14nm SRAM,三星的记忆体单元则缩小了0.82倍,这是三星未在20nm与14nm之间微缩金属规律的结果。”但Kanter预计英特尔的10nm SRAM尺寸应该会更小。
台积电(TSMC)在今年初就宣布了10nm制程。据报导台积电正为苹果(Apple)下一代iPhone所用的处理器SoC加码制程投入。三星与台积电目前都是Apple iPhone SoC的主要供应来源。
全球最大的晶片制造商——英特尔已经延迟推出10nm晶片的计划了,原因在于不断攀升的成本与复杂度导致实现这一目标所需的下一代微影技术持续延迟。尽管可能由于10nm晶片的某些关键层必须使用三重图案而压缩了利润,但三星与台积电并没有什么选择,如果他们想赢得Apple的订单的话——这可能是业界最大的一笔交易。
除了三星的SRAM,台积电还将在ISSCC中透露16nm FinFET制程的更多细节。英特尔则可能揭示在开发下一代晶片过程中日益增加的复杂度与成本等挑战。英特尔制造部门总经理William M. Holt表示:“由于我们不断面对微缩带来的挑战,人们越来越担心与质疑摩尔定律(Moore’s Law)在迈向未来时的生命力。”
为了推动摩尔定律持续进展,创新的3D异质整合机制以及新的记忆体技术将有足够的潜力最佳化记忆体层,从而克服处理器性能、功率与频宽等挑战。”
3D堆叠超越摩尔定律挑战
随着晶片制造的成本与复杂度不断攀升,业界厂商正积极探索3D堆叠技术,期望以其作为提高性能或降低功率的替代方法。
三星将揭露多达8个DRAM晶片的堆叠,可达到307Gbits/s的频宽,较ISSCC 2014发表的128Gbits/s堆叠倍增了频宽。三星并为该20nm晶片加入锁相环,从而简化晶片测试。为了降低热,该公司还采用“一种可衡晶片温度分布的自适应刷新方案。”
海力士(SK Hynix)将展示256Gbit/s频宽的DRAM堆叠,“可在堆叠的逻辑层……为记忆体核心处理指令解码与偏置产生”,而不像以往设计是在记忆体层进行。此外,它还在负载过重的3D互连上采用较小摆幅讯号传输,以便降低功耗驱动互连。这种高密度的记忆体晶片将有助于实现高性能运算、加速器以及小型绘图卡。
三星另一款256Gbit的快闪记忆体晶片支援每单元3位元储存,使用了48单元层的晶片堆叠。三星率先在快闪记忆体设计导入单晶片堆叠,展现无需更先进制程技术即可实现更密集晶片的发展路线。
美光科技(Micron)的目标在于超越三星的技术,最新的768Gbit的快闪记忆体晶片可在179.2mm2的面积上支援64KB页缓冲,并藉由在阵列下方放置周边电路实现最高密度NAND快闪记忆体。这种密集晶片将有助于推动固态硬碟(SSD)市场——据统计,这一市场预计将在2016年达到200亿美元的市场规模。
法国研究机构CEA-LETI则将揭露晶片堆叠技术,专为3D电路而打造的4×4×2异步网路晶片(NoC)采用了65nm制程。该晶片瞄准先进的蜂巢式网路设备,并以约0.32pJ/b的3D I/O供电电流实现最低的能耗,以及最高达326Mbits/s的高资料率。
指纹辨识、机器视觉技术大跃进
ISSCC2016还将亮相从指纹辨识到机器视觉与DNA测序等多项最新技术应用。
应美盛(Invensense)与加州大学(University of California)携手的团队开发出利用110×56 PMUT阵列键合CMOS晶片的超音波指纹感测器,能以2.64ms提供431×582 dpi的影像,而功耗仅280uJ。“这款超音波指纹感测器能够成像表面的表皮以及近表面的真皮指纹,使其不受汗渍、防电子欺骗,因而能够为行动装置带来高度可靠性且低成本的个人ID感测。”
韩国与美国的研究人员将发表先进的机器视觉技术进展。韩国科学技术院(KAIST)将介绍“透过整合65nm多核心深度学习处理器而实现的最高准确度智慧眼镜影音介面,”ISSCC表示,这款处理器可提供较上一代处理器(针对头戴式显示器应用)更高56.5%的功效,以及较现有最佳图形辨识处理器更高~2%的辨识率。
美国麻省理工学院(MIT)的研究人员将发表“高效率的深度学习处理器,能够灵活地映射先进的深层神经网路。”这款65nm晶片是一款“深度卷积神经网路(CNN)加速器,搭载了168个处理单元的空间阵列与可配置晶片上网路,可支援像AlexNet等先进CNN。相较于行动绘图处理器(GPU),它的功耗更低10倍,而且仅需更少4.7倍的每画素DRAM存取。
MIT的研究人员还将介绍一款3D视觉处理器,利用来自飞行时间(ToF)相机的资料为视障者打造导航装置,能以30fps的速率侦测安全区域与障碍物,而利用仅0.6V供电消耗8mW功率。这一类先进的视觉晶片将瞄准智慧眼镜与显示器应用,根据市调资料显示,这一市场预计将在2020年成长至1,200亿美元的市场规模。此外,还可应用于无人驾驶车与无人机。
英特尔与加州大学研究人员将共同发表一款经概念验证的DNA测序晶片。这款32nm的晶片在CMOS读取电路上整合了8,192画素的奈米裂隙(nanogap)转换器阵列,从而为DNA测序创造一种电化学生物感测技术,同时还能具有高讯号杂讯比(SNR)。“现有的DNA测序解决方案通常不是使用难以微缩的光学感应技术,就是SNR低的分子感测方式,如今这种新途径可望为整合于电子产品应用的更小尺寸、更低成本DNA测序铺路。”
联发科展示的首款三丛集、十核心CPU,搭载三个ARMv8a CPU丛集,以20nm高κ金属闸制程为1.4GHz、2.0GHz与2.5GHz作业实现最佳化。相较于双丛集架构CPU,额外增加第三个丛集提高了40%的整体性能与功效。
“单纯地添加更多核心并不一定就能提高处理性能。”Kanter指出,“采用big.LITTLE的配置,就容易瞭解电管源理在什么时候时使用小核心以及何时用大核心。但问题是我不确定大小核心之间的间隔对于中间选项是否足以确认中间选项,以及电源管理如何利用这些核心。”
上一篇:多数半导体产业领导人预期明年M&A更多
下一篇:台媒:紫光下一步 入股美光、英特尔
推荐阅读最新更新时间:2023-10-12 23:36
【STM32H7教程】第27章 STM32H7的TCM,SRAM等五块内存的动态内存分配实现
27.1 初学者重要提示 学习本章节前,务必优先学习第25章,了解TCM,SRAM等五块内存区的基础知识,比较重要。 将RTX5系统的动态内存管理整理了出来,可以同时管理多个分区。如果其它RTOS中使用,记得做互斥保护或者加个调度锁均可。 支持动态内存使用情况统计。 27.2 动态内存管理移植 移植比较简单,仅需添加两个文件到工程即可。 27.2.1 MDK版的移植 第1步,添加如下两个文件到MDK中 注,以本章配套例子为例,这两个文件的路径Usermalloc。 第2步,添加路径。 第3步,添加头文件。 如果哪个源文件要用到动态内存,包含rtx_lib.h即可,本章配套例子是直接将其放在了b
[单片机]
赛普拉斯的异步SRAM产品系列又添新丁
具有片上错误校正代码的低功耗MoBL器件横空出世。
与没有ECC功能的SRAM相比,16 Mb SRAM的数据可靠性提高了几千倍,同时可延长手持式设备的电池工作时间。
静态随机存取存储器(SRAM)市场领导者赛普拉斯半导体公司日前宣布,其具有错误校正代码(ECC)的16Mb低功耗异步SRAM 已开始出样。全新MoBL® (More Battery Life™,更久电池续航) SRAM的片上ECC功能可使之具有最高水准的数据可靠性,而无需另外的错误校正芯片,从而简化设计并节省电路板空间。该MoBL器件可延长工业、军事、通讯、数据处理、医疗和消费电子等应用领域里手持设备的电池续航时间。
背景辐射造成的
[嵌入式]
毫米波电路技术:关键技术的进步及应用受关注
近年来,RF领域毫米波频带的技术发布激增,在今年的发布中,除了电路技术本身的进步之外,支持新用途的方案以及只有毫米波才能实现的电路技术方案备受关注。在Session 23“mm-Wave Transceivers,Power Amplifiers & Sources”上,索尼、美国加州理工学院(California Institute of Technology)共同发布了连接输入输出设备用56GHz收发电路,美国加州大学伯克利分校(UC Berkeley)、意大利帕多瓦大学(University of Padova)和意法半导体(STMicroelectronics)共同提出了用开关控制片上天线的90GHz频带发送电路,除了
[网络通信]
STM32F0xx在增加IAP后APP为什么在main函数中要重映射SRAM
1 前言 在使用F0的片子在增加IAP后,我们经常发现,原来的APP必须增加一段代码,将中断向量表从内部FLASH拷贝到SRAM后再执行REMAP到SRAM,这样操作后APP才能正常运行,这一过程一直困扰着蝶粉们,为什么需要这样呢?本文将针对这一问题为大家解惑。 2 问题详细描述 比如F0的下面这部分代码: #define APPLICATION_ADDRESS (uint32_t)0x08004000/* Private macro -------------------------------------------------------------*//* Private variables -----------
[单片机]
ISSCC:光互联技术前景光明,商业化道路曲折
EEWORLD讯——尽管专家们一直认同,PCB和处理器最终都需要光互连技术,但这项技术何时能实现,以及该怎样实现仍然未知。在ISSCC(国际电子电路研讨会)上,与会者就光互连技术展开了深入探讨。
如今,处理器性能不断提升,然而落后的I/O能力,却又使处理器的性能无法发挥极致。同样,互联网的数据传输能力正在以每10年100倍的速度增长,但处理器和光骨干网的互连技术并没有增长得那么快。
“越来越多的证据表明,1 byte per flop(处理器端不发生数据停滞)将是2020年前制约处理器发展的主要局限。”来自斯坦福大学光学研究实验室David Miller在ISSCC的圆桌会议上表示。
“现在光学正在变得越来越具吸
[半导体设计/制造]
基于SRAM芯片立体封装大容量的应用
静态随机存储器(static RAM),简称SRAM。在电子设备中,常见的存储器有SRAM(静态随机访问存储器)、FLASH(闪速存储器)、DRAM(动态存储器)等。其中不同的存储器有不同的特性,SRAM无需刷新电路即能保存它内部存储的数据。而DRAM每隔一段时间,要刷新充电一次,否则内部的数据即会消失。与SDRAM相比,SRAM不需要时钟信号,即可保持数据不丢失。
1、VDMS16M32芯片介绍
VDSR16M32是一款工作电压3.3V,16Mbit,32位数据总线的立体封装SRAM模块芯片,由4个256K x 16bit的SRAM芯片堆叠而成。整个模块采用立体封装堆叠技术,它们之间的互相连接线非常短,寄生电容
[单片机]
STM32F1_ FSMC读写外部SRAM
前言 今天总结“STM32F103FSMC读写外部SRAM”,主要使用FSMC来控制外部SRAM,对SRAM进行读写的操作。本文章提供的工程对SRAM读写从操作类似于对FLASH读写操作。 关于STM32的FSMC(灵活的静态存储器控制器)这一部分内容比较实用,在实际应用中也是比较重要的(对于需要实用FSMC来说)。运用FSMC来控制外接器件比运用软件模拟来控制效率要高的多,而且操作简单。 也许对于初学者来说,对FSMC不了解,或不感兴趣。因为FSMC在实际开发中主要用于外扩RAM和ROM,初学者对于RAM和ROM的需求不高,基本上内部资源都够了。对于喜欢使用LCD屏的人应该了解FSMC,因为FSMC控制LCD也是一种很好
[单片机]
以STM32F407ZGT6单片机来讲解一下扩展外部SRAM
现在的电子系统应用,对SRAM要求越来越高,单片机或ARM内部的RAM越来越不够用。当电脑运行比较卡的时候,我们可以通过给电脑加装内存条来改善电脑的性能。我们可以给单片机外加和内存条效果一样的SRAM来提升单片机的性能。下面以STM32F407ZGT6单片机来讲解一下来扩展外部SRAM。 给STM32芯片扩展内存与给PC扩展内存的原理是一样的,只是PC上一般以内存条的形式扩展,内存条实质是由多个内存颗粒(即SRAM芯片)组成的通用标准模块,而STM32直接与SRAM芯片连接。下面就是我们今天的主角SRAM,具体型号为EMI7064的国产EMI SRAM,那么就来看一看EMI7064的管脚图吧。 8pin SOIC 150m
[单片机]
小广播
热门活动
换一批
更多
最新半导体设计/制造文章
- 贸泽电子与Analog Devices联手推出新电子书
- AMD 推出第二代 Versal Premium 系列:FPGA 行业首发支持 CXL 3.1 和 PCIe Gen 6
- SEMI:2024Q3 全球硅晶圆出货面积同比增长 6.8%、环比增长 5.9%
- 台积电5nm和3nm供应达到"100%利用率" 显示其对市场的主导地位
- LG Display 成功开发出全球首款可扩展 50% 的可拉伸显示屏
- 英飞凌2024财年第四季度营收和利润均有增长; 2025财年市场疲软,预期有所降低
- 光刻胶巨头 JSR 韩国 EUV 用 MOR 光刻胶生产基地开建,预计 2026 年投产
- Imagination DXS GPU 已获得ASIL-B官方认证
- arm召开2025二季度财报会,V9架构继续大获成功
更多精选电路图
更多热门文章
更多每日新闻
更多往期活动
11月13日历史上的今天
厂商技术中心