FPGA火力支持微软发表Project Brainwave-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

软件业者为了强化人工智能算法的执行效率，纷纷跨足硬件设计。继Google、Facebook之后，微软(Microsoft)近日也发表了自家的Project Brainwave平台。该平台以英特尔(Intel)提供的Stratix 10现场可编程门阵列(FPGA)为基础，除了内建深度神经网络(DNN)加速引擎外，在软件堆栈方面，还可支持Google的Tensorflow、微软自家的Cognitive Toolkit等深度学习框架。

微软杰出工程师Doug Burger指出，在硬件层面，Project Brainwave是一个以FPGA为基础的高性能DNN处理平台。微软已经将高性能FPGA应用在自家的数据中心多年，让该公司可以为DNN运算提供硬件微服务(Hardware Microservices)，亦即将DNN映像到远程的大量FPGA上，透过呼叫服务器的方式来执行。这个系统架构对于降低延迟、提高数据吞吐量有很大的帮助，因为外部输入的需求不须透过CPU处理，而FPGA可以用很快的速度来响应外部提出的需求。

其次，Project Brainwave的FPGA上合成(Synthesize)了软式DNN处理单元(DPU)。虽然许多公司都采取硬件线路的方式来实作DPU，以便实现最高的运算效能，但这种方法也令DNN的灵活性受到限制，例如数据型态、运算符(Operator)的选择，都会受限于芯片本身的设计。软式DNN则没有这个问题，其可支持的数据型态是在合成的时候决定的。 Project Brainwave所使用的FPGA结合了硬件数字讯号处理单元与可合成的逻辑，提供比纯ASIC更大量、更优化的功能单元。这个设计架构有两大好处，一是允许高度客制化、窄精度的数据型态，可提高性能又不损失模型的精准性，二是可以在几周内支持新的算法。整体来说，以FPGA为基础的DPU，在性能上并不逊于以硬件实作的DPU，甚至有过之而无不及。

第三，Project Brainwave搭载了可支持众多主流深度学习框架的软件堆栈，目前已可支持微软自家的Cognitive Toolkit以及Google的Tensorflow，未来还将支持更多深度学习框架。

微软的Project Brainwave是以英特尔的14奈米Stratix 10 FPGA作为核心芯片。

关键字：FPGA Project Brainwave 编辑：王磊引用地址：FPGA火力支持微软发表Project Brainwave

上一篇：MaximMAXQ1061 DeepCover控制器在贸泽开售
下一篇：ADAS芯片可靠度攸关生死纳米制程大举采用仿真技术

推荐阅读最新更新时间：2023-10-12 23:51

基于FPGA的星地信道模拟系统的研究与设计

1 引言卫星移动通信系统所能提供的业务的可行性与质量在很大程度上受到卫星与移动终端间信道特性的影响。研究这些影响，就需要在一定传播特性下进行实验。由于条件所限，不可能进行实时现场实验，这在技术和经费上都存在问题，所以采用一个能反映实际星地链路特性的信道模拟系统可以降低一些难度太大和成本超高的测试试验的难度和成本，是一个很好的解决方法。 1.1 国内外的研究状况目前有很多科研机构和高校进行这方面的研究，例如：澳大利亚南澳大学研制出移动卫星信道模拟器MSCS-1，该模拟器具有记录和重放信道数据，可调时延变化，可调整多普勒频移等功能；国立交通大学主要模拟的范例系统是以OFDMA为基础的802.16a，特别针对使用

[嵌入式]

TI与Altera联合打造适用于 Arria V FPGA 的完整开发套件

这款基于 Altera 28 纳米 Arria® V FPGA 的完整 RF 开发套件包含 RF 发射、接收和数字预失真反馈所需的全部软硬件，可将设计和确认无线基站、远程无线电头端以及军事无线电情报设备等 RF 系统所需的时间从数月缩短至几星期。该套件可提供比类似解决方案高 2.5 倍的发射与数字预失真反馈带宽，是业界首款支持高达 75 MHz 带宽的完整主／分集接收开发平台。 Arria V FPGA RF 开发套件的特性与优势： • 28 纳米 Arria V FPGA：在为无线应用提供最低总功耗，且实现成本与性能的平衡； • 高达 500 MHz 的发射与反馈带宽：支持 100 MHz 发射带宽与五阶预失

[嵌入式]

3G系统中AGC的FPGA设计实现

1 引言大多数接收机必须处理动态范围很大的信号，这需要进行增益调整，以防止过载或某级产生互调，调整解调器的工作以优化工作。在现代无线电接收装置中。可变增益放大器是电控的，并且当接收机中使用衰减器时，他们通常都是由可变电压控制的连续衰减器。控制应该是平滑的并且与输入的信号能量通常成对数关系(线性分贝)。在大多数情况下，由于衰落，AGC通常用来测量输入解调器的信号电平，并且通过反馈控制电路把信号电平控制在要求的范同内。 2 系统总体设计在本设计中，前端TD_SCDMA的射频信号RF输入后，经过MAX2392零中频下变频解调后进行增益处理。VGA输出的信号经过ADC变换后就成为数字中频信号，经RSP(接收信号处理器)

[网络通信]

高分辨率摄像头嵌入式360°视域视觉系统设计

带有多个高分辨率摄像头的嵌入式360°视域视觉系统已经进入了各种应用中，如汽车传感器融合、视频监控、目标检测、运动分析等。在此类系统中，多个实时摄像机的视频流（最多6个）被汇聚在一起逐帧处理，进行失真和其他图像伪影校正，调整曝光和白平衡，然后动态拼接成一个360°全景视图，以4K清晰度和60 fps帧频输出，最终投影到一个球形坐标空间上。目前用于此类应用的高分辨率鱼眼相机镜头通常具有一个广角视域（FOV）。环视相机系统最大的瓶颈之一是: 实时到或从外部存储器存储/读取和访问多路摄像机输入数据，然后将其作为一个单一帧进行处理。硬件需要在一帧延迟内，在输入摄像机传入的原始传感器数据和拼接输出视频之间完成处理运行。高

[汽车电子]

Stratix II FPGA系统电源设计

0 引言 Stratix II是ALTERA公司生产的一款高性能FPGA器件。它采用TSMC的90 nm低k绝缘工艺技术生产，等价逻辑单元(LE)高达180 k，嵌入式存储器容量达到9 MB。该器件不但具有极高的性能和密度，而且还针对器件总功率进行了优化，同时可以支持高达1 Gbps的高速差分I／O信号，因而是一款超快的FPGA。该芯片中所含的高性能嵌入式DSP块的运行频率高达370 MHz。另外Stratix II还有12个可编程PLL，并具有健全的时钟管理和频率合成能力。能实现最大的系统性能。 MAX1951是MAXIM公司的一款高效的DC-DC电源转换芯片，主要用于DSP、FPGA、ASIC的内核及I／O口供电。其高

[电源管理]

用一个时钟在FPGA中计算直方图

直方图对数字数据的分析通常是一种有用的工具。不过，要从一个直方图获得可靠的结果，必须获得大量数据，通常是要10万到100万个点。如果需要分析一个ADC的数字输出，可以采用一片FPGA(图1)。　　图中显示了直方图、RAM和脉冲发生器部分，用于捕捉和显示基于14 位数据计算出来的直方图。RAM块是FPGA的内置RAM，而直方图块是用于计算的VHDL(高级设计语言)代码。　　来自ADC的14 位并行数据Device_ Data 进入直方图块，并进入RAM的Rd_Addr输入端。RAM在其地址位置RAMDataOut 上提供数据。这个数据环回到直方图块，将其加1后送至一个16 位数据的输出端DataOut 。当WREN(写

[嵌入式]

用一个时钟在<font color='red'>FPGA</font>中计算直方图

基于FPGA的Cadence Protium S1原型验证平台

物联网跨越多个应用领域，根据最终应用领域的不同，设计团队的要求可能会大相径庭。功率，性能和成本是芯片设计的优先事项，而汽车和航空航天/国防等应用领域则还需要考虑功能安全性，在其他领域，信息安全性是关键或现场可升级性的需求。验证，原型设计和软件开发是这些领域和设计要求中的共同点。为了允许进行嵌入式软件开发，通常认为早期的验证技术太慢，而使用虚拟平台（例如QEMU）进行的抽象有时不够准确。长期以来，基于FPGA的原型设计一直是芯片诞生前软件开发的首选平台。以Cadence Palladium Z1企业仿真平台之类的工具中的硬件仿真相类似，它可以将执行性能从MHz级别扩展到100 MHz，而且成本更低，从而可以将其交给软件团

[嵌入式]

基于<font color='red'>FPGA</font>的Cadence Protium S1原型验证平台

莱迪思推出业界首款集成USB的小型嵌入式视觉FPGA

— 业界首款拥有硬核USB的人工智能&嵌入式视觉应用FPGA，拓展小型、低功耗FPGA产品系列 — 中国上海——2023年9月27日—— 莱迪思半导体公司，低功耗可编程器件的领先供应商，今日宣布推出莱迪思CrossLinkU™-NX FPGA产品系列，这是业界首款同级产品中集成USB器件功能的FPGA。 CrossLinkU-NX FPGA通过硬核USB控制器和物理层（PHY）、独特的低功耗待机模式和一整套参考设计，加速设计配备了USB的系统并简化散热管理。CrossLinkU-NX FPGA拓展了莱迪思在嵌入式视觉传感器与USB主机接口领域的领先地位，旨在满足不断增长的客户需求，简化计算、工业、汽车和消费电子市场应用中

[嵌入式]