专访Cadence CEO：关于EDA的下一个挑战和变化在哪里

编译自Semiengineering。

Cadence 的新任 CEO 、Phil Kaufman奖的获得者Anirudh Devgan 与Semiengineer记者，讨论了EDA 的下一步发展、潜在的技术和业务挑战和变化，以及正在展开的新市场布局，包括平面规划、验证、CFD 和高级封装。

以下是访谈详情：

SE：EDA 需要改进的地方在哪里？

Devgan：与五年前相比，我们已经让设计芯片变得更加容易，但我们还有更多工作要做。系统和芯片设计可以借助 3D-IC 和人工智能来辅助。同时，我们希望确保核心引擎始终针对最新的设计要求进行优化。大型半导体和系统公司想要一流的工具，但他们也想要一个全面的流程。这种流程是 EDA 的发展空间之一。过去，客户将自己的和EDA公司的流程以曲折的方式组合在一起，而不是真正的集成流程。我们投入巨资开发数字化、验证、定制/模拟和系统分析的完整流程。创建流程类似于企业软件公司所做的。 EDA 行业需要提供能够覆盖不同垂直领域的整体解决方案。例如，我们投入了大量资源来确保我们的 3D-IC 流程在单一解决方案中包含分析、封装、数字和模拟工具。以前，您必须将来自四个不同产品领域的流程放在一起，并且可能来自不同的公司，而且它们不能以无缝的方式协同工作。追溯到 5 或 10 年前，Cadence 在部分产品中存在差距，现在所有这些差距都消失了。

SE：过去，代工厂在他们的工艺中有足够的利润来解决很多问题，而任何其他问题都可以随着时间的推移而得到解决，因为许多芯片的寿命很长，而且产量很大。越来越多地，因为芯片现在是特定领域的，并且以较小的批量生产，利润也越来越少，所以解决任何问题都必须在设计流程中进一步完成。如今，EDA与代工厂的合作如何？

Devgan：在代工方面，我们与台积电建立了很长时间的合作伙伴关系，在过去几年中与三星合作，现在我们与英特尔合作更多。在前段时间之前的讨论中，EDA 的作用并不那么突出，但这种情况正在发生变化。早期参与对话应包括客户、代工厂和 EDA。这种三向方程式是这些大型系统公司在定制芯片开发方面非常成功的原因之一。你需要以最好的方式利用这个等式。有很多 EDA 技巧可以从 3nm 中获得全部价值，您会看到代工厂描述了获得全部 PPA 优势的流程，3D-IC 也是如此。随着我们向低节点和 3D-IC 发展，EDA 的作用变得越来越重要，这是越来越多的客户正在意识到的。

SE：安全性现在也开始融入流程吗？如果是这样，在哪里以及如何？

Devgan：安全性在流程的各个方面都至关重要，尤其是在验证方面。为了解决这个问题，我们推出了一个安全验证平台。谈到垂直市场，虽然信息安全和功能安全在汽车领域非常突出，但总的来说，验证流程必须考虑这些因素。当然，为了安全，还需要一些 IP 元素。我还发现验证可以成为差异化因素。无论是系统公司还是半导体公司，验证对生产力和竞争力都有巨大影响。它对这个行业一直很重要，但现在它变得更加重要。验证与为软件而开发的硬件平台相结合是“左移”范式的关键部分。当您查看大公司时，那些拥有更高级流程的公司甚至在他们进行 RTL 冻结之前就进行软件开发，这在以前是不可能的。使用特定领域的架构，设计人员正在做更早期的软件开发，以及更多的安全和保障，而验证是所有这些事情的重点。即使在高速增长的市场中，我们也看到了这一点——验证市场正在增长，验证硬件平台的使用也在增长。“不是你设计什么，而是你验证什么”的旧观念变得越来越重要。

SE：高级封装从未像 Cadence 在 1990 年代所期望的那样起飞。事实上，它需要几十年的时间演进才变得必不可少。你认为市场现在走向何方，你看到了什么样的问题？

Devgan：我们一直都有封装业务。我们甚至在大约五到七年前创造了一个流程，但它并没有完全起飞。但现在，随着行业从单片设计转向更加模块化的设计，先进封装在其中发挥着巨大作用并且正在迅速增长。

SE：主要是因为在摩尔定律变得过于昂贵吗？

Devgan：让我们谈谈摩尔定律，它对人们来说意味着很多不同的东西。这不再是传统的硅缩放，这是它过去的意思。我认为摩尔定律在过去 10 年的大部分时间里并不是由纯硅缩放驱动的。现在推动系统性能扩展的是在芯片上放置更多组件的能力。我们曾经有一个运行在 3GHz 的 CPU，现在有 8 个 3GHz 的 CPU，软件必须要好好利用这些要素。这就是为什么多年来我们一直在进行并行计算。优势在于集成，而不是单个组件的速度。扩展越来越多地通过在芯片上放置更多组件，而不一定是通过它们变得更快。

SE：封装是下一个延伸吗？

Devgan：是的，这总是可能的。但是现在在封装级别有更多的集成。问题是客户会使用 2.5D 还是垂直堆叠。对于 3D-IC，最大的问题之一是发热，因此需要进行热平面规划。必须将四个部分结合起来才能有效地进行这项工作——系统分析、封装、模拟和数字，我们在新的 Integrity 3D-IC 平台中提供了这些。这使我们能够帮助加速客户的创新，因为我们的许多大客户越来越多地将具有异构功能的复杂芯片集成到单个封装中。

SE：我们刚才谈到扩展系统的定义是因为芯片上的问题可以扩展到完整的系统，例如汽车或数据中心。您现在开发的工具是否在更广泛的基础上得到使用？以前从未真正开发过芯片的系统公司是否开始关注这些工具，因为他们试图将所有东西打包到一个完整的或部分子系统中？

Devgan：是的，因为芯片和系统正在合并。 3D-IC 就是一个例子，但这只是冰山一角。这是芯片设计师第一次接触系统。但是，如果您来自 OEM，例如您正在制造洗衣机或汽车，那么您首先看到的电气部件就是 PCB。PCB变得至关重要，然后系统分析随之而来。我们还扩展了我们的系统组合以包括计算流体动力学 (CFD)，您需要 CFD 来处理热，因为热中的一半问题是流动，而不仅仅是器件的发热。所有的系统公司，比如汽车公司，都会为汽车做流体动力学模拟。现在我们有 Blue Origin 等客户，系统公司正在做更多的芯片，我们正在提升产品堆栈，向他们出售芯片内部和周围的仿真软件。这是整个 CFD 加上电磁学加上封装/PCB 加上硅。这就是问题所在——即使是在车里。您会看到所有这些先进的汽车公司都在利用它们以获得最佳风阻系数以及所有电气挑战。这就是我们进入 CFD 的原因。由于系统和芯片的合并，以及电气和机械的合并，我们去年进行了两次收购。现在我们想在系统方面做更多的计算事情，包括模拟，因为这是我们的核心能力之一，而且它也更有利可图。系统空间的其他部分，例如机械元件设计，我们也可以在其中建立合作伙伴关系。仿真方面现在是最关键的，而在数据方面，我们也想做更多。

SE：芯片设计现在是垂直和平面的，并且随着时间的推移存在可靠性因素，所有这些因素都因行业和应用而异。因此，设计现在不仅需要向左移动，还需要整合来自现场的数据。这对您的策略有何影响？

Devgan：这就是驱动机会的原因。每个人都想扩大商业实现。因此首先，核心 EDA 业务正在大放异彩。芯片公司的设计收入正在上升，所有系统和数据都属于计算软件。我们正在扩展，但不会扩展到无关领域。我们拥有的真正优势是计算软件——甚至是人工智能。我们目前的很多研发都涉及人工智能，因为我们在 EDA 中已经完成了所有这些计算软件多年。矩阵乘法和共轭梯度是 EDA 中众所周知的方法。有了模拟，就有了算法的角度。所有 CFD 和有限元都是矩阵逆。通常，如果您对手机进行热模拟，这是一个大问题，3000 万 x 3000 万被认为是一个巨大的尺寸。您必须为它们模拟 3000 万个变量。这对系统仿真公司来说是一件大事，但在 EDA 中，我们已经做了 30 年。在 3nm 和 5nm，我们已经在一个芯片上解决了 500 亿 x 500 亿个晶体管的问题。他们拥有所有这些晶体管和网表。所以我们不会使用那些使容量增加一千倍的算法，而是将解决晶体管的方法论应用于系统级别的关键问题。存在客户协同效应，但也存在算法和专有技术协同效应。虽然很复杂很困难，但我们仍在顺流而下。这是 EDA 的真正机会——不仅在半导体领域利用这种计算能力，这是我们多年来接受培训的市场，而且在系统和数据方面也接受了培训。这种情况可能会持续 10 年或更长时间，而我们在这方面处于有利地位。

SE：如果你看看苹果的 M1 芯片，那是软硬件协同设计和异构架构的成功例子。您是否听说过其他地方也有类似的改进？

Devgan：当然，我们可以在其中发挥作用。有软件启动，设计师在早期利用硬件平台和驱动硅设计的软件，以及异构计算，因为你正在组合 CPU、GPU、加速器，这些都是非常大的芯片。随着时间的推移，我们将开始看到其他公司的一些 3D-IC 设计。我们已经向一些主要客户证明了这一点，在接下来的五年里，我们将看到越来越多的公司在多个垂直市场朝着这个方向发展。所有公司都可以使用相同的工具、功能和代工厂。我们仍处于这种转变的初期。

SE：Chiplet在哪里？他将成为未来Cadence开发流程的基础架构的一部分吗？毕竟所有这些Chiplet都需要单独和一起验证。

Devgan：我们有一个平台来做这件事，Chiplet的好处与我们谈论了 20 年的技术一样，但这些好处以前没有完全实现。 IP 重用一直是一个大流行，但它确实可以发生在小芯片上。例如，如果您在一个封装中有四个小芯片，那么您确实可以更有效地进行 IP 重用。因此，对于不同的芯片，也许其中三个在制造过程中不会发生变化。作为真正的节省，这进入了一个新的水平，但您确实需要平台和 IP 来配合它。我们的 Integrity 3D-IC 平台将所有这些联系在一起，我们的 Cadence Cerebrus Intelligent Chip Explorer 添加了 AI 元素以更快地进行芯片设计。过去，EDA 只专注于使工具变得更好，但我们没有从一次开发迭代到下一次开发的智能，因为每次开发都是独立的。借助人工智能和强化学习——人工智能可能意味着很多东西——但对于这个应用而言，它是完美的。我们试图从一次开发到下一次自动搜索这些设计和工具选项。除了巨大的生产力优势之外，这还带来了巨大的好处——有时 PPA 提高了 10% 到 20%。

SE：Chiplet市场的有趣之处在于，基本上你将开发时间分拆到每个小芯片上。它不再受时间限制，并且可以预先验证零件。但困难的部分是将它们放在一起并整合，对吗？

Devgan：是的，解耦更像是并行算法。对于任何算法，设计人员总是需要检查同步点，看看有多少是并行的，有多少是串行的。Chiplet的好处是同步量下降了，因为如果你在 SoC 上进行，你可以进行并行开发。然而，设计人员仍然必须组装、sigh-off和流片整个芯片。最大的不同是他们将并行性提升到了封装级别。您在设计流程中拥有更多的并行性和更多的重用。然后集成发生在封装级别，可能是在硅片之后。它减少了Amdahl定律在并行计算方面的瓶颈。设计人员可以更频繁地并行运行，然后开发正确的封装环境将它们组合在一起。有一些性能优势，因为您可以使用Chiplet将更多东西放在一起。而最大的好处是设计时间、并行化和重用。

SE：在你作为 CEO 的新角色中，你的责任是什么？

Devgan：我在 2017 年成为总裁，当时我们制定了智能设计战略。当然，要完全实现这些好处还需要几年的时间。现在我增加了作为 CEO 的责任。但战略已经到位，我们的重点是加快发展势头。我们将继续通过我们所做的一些收购来实现这一目标，并进军 CFD 等新领域。我们一直在寻找合适的收购，以推进我们的战略。我们已经准备好所有的部分，只需要继续努力从这里加速采用。如果发生一些额外的并购，那就更好了。同时，我们继续将收入的40%左右投入到研发中。

SE：这个数字对大多数公司来说都是惊人的。他们只会看着这个数字说，“你一定是在开玩笑。”

Devgan：是的，我们已经成功地做到了大约 10 年。我们在研发方面的投资最高，我们的非公认会计准则营业利润率约为 37%。我们是一家工程驱动型公司，我们 80% 到 90% 的员工都是工程师。他们要么从事研发工作，要么是应用工程师 (AE)。不久前，我们的利润率曾经是 26% 或 27%，由于我们非常有纪律的执行，它已经上升到 37%。我们仍然可以继续扩大利润率。当我们将大约 40% 的资金用于研发时，我们就有了一个备用的投资池，并且每年我们都会将这些资金投入到一些可以推动未来增长的新项目中。做出正确的动作非常重要。我们四个事业群的总经理都有技术背景，这是避免错误路线的必要条件。我们希望确保我们的高级领导人才始终了解行业中正在发生的事情，并且我们会一直与客户直接对话。我们需要为工程师和技术人员提供支持和授权，他们也需要与客户交谈并且具有良好的沟通技巧。如果您只是拥有客户技能并且从技术角度不知道该怎么做，那可能会出现问题。在我们的案例中，必须正确使用 40% 的收入。否则，它不会产生未来的增长。

SE：研发回报时间比预期的要长，对吧？

Devgan：是的，我们很有耐心，因为没有短期的财务压力。在财务上，我们运行良好，收入良好，研发管理良好。如果某件事需要一年、三年或五年才能起飞，我们会相应地进行调整。当我们投资时，我们首先投资小额并测试。我们正在投资量子计算，它会起飞吗？我不知道。但我们可以耐心等待，因为我们的 EDA 商业模式值得评价，而且这个核心业务很强大。一件至关重要的事情是人才。最后，这都是软件，而且是由非常有能力的人推动的。我们还必须不断鼓励更多的人加入 EDA 行业。我们已经启动了大学项目来招聘新人才，并且我们在麻省理工学院、CMU、伯克利和斯坦福大学等大学建立了密切合作。

SE：现在正在开发自己的芯片的系统公司是否使用商业 EDA 工具？还是他们自己开发，就像 IBM、TI 和英特尔过去那样？

Devgan：随着时间的推移，客户对内部开发工具的使用有所下降。一些新的超大规模器正在做一些开发，但其中很多是建立在商业工具之上的。有时客户会使用自己的平面规划工具或类似的工具，这是特定于设计的，但总体趋势是更多地转向商业工具。