“易用性”将是EDA下个时代的刚需

日前，西门子官方发布博客，解读了EDA的“易用性”对于下一个芯片设计时代的重要性，并以Calibre nmPlatform为例，介绍了除了自动化之外，易用性同样是芯片设计时的刚需。以下是文章详情：

在增强产品功能和引入新技术时，易用性是一个重要问题。Calibre Design Systems 认为易用性是一个关键的设计因素，这反映在西门子用于在整个 Calibre nmPlatform 中实施和提高易用性的多种策略和技术中。

电子设计自动化 (EDA) 旨在简化和自动化流程，确保您的 IC 设计可以转化为实际芯片，从而提供满足市场需求性能和产品寿命。 EDA 工具和技术是多年来半导体行业发展的关键基础。摩尔定律以及诸如 finFET、多曝光和 3D IC 之类的创新，其中分析、优化和验证过程的自动化，是必不可少的。

但是仅仅自动化一个过程并不一定会让它更容易使用。与视觉设计检查和繁琐的手动布局校正相比，它可能会加快速度，但易用性与速度和准确性一样是经过深思熟虑的设计目标。在考虑如何增强和扩展行业领先的验证解决方案组合时，Calibre nmPlatform 背后的团队将易用性作为关键标准之一。我们还认识到，易用性是一个迭代和渐进的过程，随着工具和流程的变化而发展。

易用性对使用 Calibre 工具的设计师和工程师意味着什么？从用户的角度看待功能，并思考在 IC 设计和验证流程中对设计团队真正产生影响的因素。这意味着与这些团队交谈，了解他们的见解和需求以及“愿望清单”，并在评估我们的平台和各个工具时考虑所有这些反馈。

例如，设计规则检查 (DRC) 过程是设计验证流程的主要部分。但是，如果没有 DRC 合规性，设计就无法流片并发送到代工厂进行制造。为了尽量减少 DRC 批量运行对设计团队的进度和资源的影响，我们不断提高跨设计和工艺节点的处理速度和内存资源使用。我们还提供补充功能，例如模式匹配、自动豁免处理和多模式验证，以支持和简化复杂的 DRC。当然，确保 Calibre 在云中的性能和可扩展性与在现场一样好，有助于公司在无法选择进行物理投资时获得必要的资源。

但是，无论运行速度和效率如何，Calibre nmDRC 批处理运行仍然总是需要大量时间和验证流程中的计算资源。所以我们检查了整个 DRC 流程，并问道：“如果设计人员能够在设计流程的早期消除一些错误会怎样？”这种思路导致引入了几种创新工具，为设计团队提供早期设计探索和验证功能，从而加速 DRC 闭合、缩短总体进度，并让设计人员有更多时间专注于满足功率、性能和面积目标。

Calibre nmDRC Recon 工具为 SoC 设计人员提供了在设计实施和集成阶段早期运行选择性全面的芯片验证能力，帮助他们以更快的运行时间和更简单的方式发现和纠正系统错误，例如off-grid block布局或布线违规。在设计周期的早期尽量减少完整的 DRC 批处理运行可以显着节省总体进度时间。

同时，Calibre RealTime Custom 和 Calibre RealTime Analog 工具可在设计和实施环境中实现按需Calibre signoff DRC，使设计人员能够对布局执行有针对性的 DRC 检查并立即接收 Calibre DRC 反馈。有了这些信息，他们可以快速应用和验证修复，Calibre 确信结果是 DRC 正确的。

这些只是关注 DRC 流程的几个示例，但同样关注设计验证和优化流程的每个部分，以及 Calibre 产品组合中的每个工具。不断优化和创新是提高易用性的关键。

不过，易用性不仅仅与性能有关——它还与使用工具的简单性和直观性有关。开发和增强工具 GUI 以提供检查和运行选项和要求的快速选择，让设计人员可以专注于手头的任务，而不是花时间编写代码。而且，由于 Calibre 工具与各种设计和实施环境集成，我们努力确保所有集成的接口一致，以便设计团队可以根据需要在不同工具之间轻松切换。