矽拓科技加入台积公司开放创新平台的设计中心联盟（DCA）-电子工程世界

台湾新竹，2022 年 6 月 23 日 - 台湾领先 ASIC/SoC 版图设计服务的供應商矽拓科技今日宣布加入台积公司开放创新平台的设计中心联盟（DCA）。矽拓科技专注于模拟、混合讯号、内存和射频（RF）集成电路版图服务，熟悉台积公司领先的制程技术，包括 7 纳米, 5 纳米, 4 纳米, 和 3 纳米技术以及其它特殊制程技术。

矽拓科技专注于 ASIC 实体版图超过 25 年的时间，在许多不同的领域累積丰富的经验，从高速接口 IP，例如 SerDes、DDR PHY，到 RF Tx/Rx、高精度 ADC、低功耗震荡器、电源管理 IC、驱动 IC 和各种内存的设计应用。我们在台湾、硅谷、东京和南京的全球支持服务中心拥有 200 名版图专家，以更有效的方式为全球客户提供在地化服务。

「矽拓科技加入了设计中心联盟，以满足业界对使用台积公司领先技术来设计高质量芯片日益增长的需求。」，台积公司设计建构管理处副总经理 Suk Lee 说：「作为极具价值的生态系统合作伙伴，矽拓科技以其广泛的 IC 版图服务和专业知识帮助我们共同的客户，能够迅速地向市场推出差异化的产品。」

「得益于与台积公司的长期合作，矽拓科技持续不断地提升对台积公司领先制程技术的版图能力和人力，」矽拓科技的总经理 Sean Lin 说：「我们很荣幸能加入台积公司的设计中心联盟，为我们共同的客户提供专业、增值的版图服务，以加快他们产品的上市时间。」

关键字：台积公司引用地址：矽拓科技加入台积公司开放创新平台的设计中心联盟（DCA）

上一篇：SA：高通、苹果和联发科占据Arm移动计算芯片市场收益份额前三名
下一篇：中国集成电路如何走出特色创新之路？

推荐阅读最新更新时间：2024-10-24 14:09

矽拓科技加入台积公司开放创新平台的设计中心联盟（DCA）

台湾新竹，2022 年 6 月 23 日 - 台湾领先 ASIC/SoC 版图设计服务的供應商矽拓科技今日宣布加入台积公司开放创新平台的设计中心联盟（DCA）。矽拓科技专注于模拟、混合讯号、内存和射频（RF）集成电路版图服务，熟悉台积公司领先的制程技术，包括 7 纳米, 5 纳米, 4 纳米, 和 3 纳米技术以及其它特殊制程技术。矽拓科技专注于 ASIC 实体版图超过 25 年的时间，在许多不同的领域累積丰富的经验，从高速接口 IP，例如 SerDes、DDR PHY，到 RF Tx/Rx、高精度 ADC、低功耗震荡器、电源管理 IC、驱动 IC 和各种内存的设计应用。我们在台湾、硅谷、东京和南京的全球支持服务

[半导体设计/制造]

<font color='red'>矽</font><font color='red'>拓</font><font color='red'>科技</font>加入<font color='red'>台</font><font color='red'>积</font><font color='red'>公司</font>开放创新平台的设计中心联盟（DCA）

新思科技面向台积公司先进工艺加速下一代芯片创新

新思科技携手台积公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力，推动光子集成电路领域的发展，并针对台积公司的2纳米工艺开发广泛的IP组合摘要：由Synopsys.ai™ EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺，助力实现芯片设计成功，并加速模拟设计迁移。新思科技物理验证解决方案已获得台积公司N3P和N2工艺技术认证，可加速全芯片物理签核。新思科技3DIC Compiler和光子集成电路（PIC）解决方案与台积公司COUPE技术强强结合，在硅光子技术领域开展合作，能够进一步提高人工智能（AI）和多裸晶（Multi-Die）设计的系统性能。新思科技针对台积

[半导体设计/制造]

新思<font color='red'>科技</font>面向<font color='red'>台</font><font color='red'>积</font><font color='red'>公司</font>先进工艺加速下一代芯片创新

新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖

多个奖项高度认可新思科技在推动先进工艺硅片成功和技术创新领导方面所做出的卓越贡献摘要：新思科技全新数字与模拟设计流程认证针对台积公司N2和N3P工艺可提供经验证的功耗、性能和面积（PPA）结果。新思科技接口IP组合已在台积公司N3E工艺上实现硅片成功，能够降低集成风险，加快产品上市时间，并针对台积公司N3P工艺提供一条快速开发通道。集成3Dblox 2.0标准的全面多裸晶芯片系统解决方案提高了快速异构集成的生产率。新思科技携手Ansys和是德科技（Keysight）合作开发针对台积公司N4P工艺的射频设计参考流程，通过可互操作的前后端设计流程提供业界领先的性能和功耗。

[半导体设计/制造]

新思科技面向台积公司N5A工艺技术推出业内领先的广泛车规级IP组合

新思科技接口和基础 IP 组合已获多家全球领先企业采用，可为 ADAS 系统级芯片提供高可靠性保障摘要：面向台积公司N5A工艺的新思科技IP产品在汽车温度等级2级下符合 AEC-Q100 认证，确保了系统级芯片（SoC）的长期运行可靠性。新思科技IP产品在随机硬件故障评估下符合 ISO 26262 ASIL B 级和 D 级标准，有助于客户达成其汽车安全完整性（ASIL）目标。新思科技的基础IP、LPDDR5X/5/4X、PCIe 4.0/5.0、以太网、MIPI C-PHY/D-PHY 和 M-PHY ，以及 USB IP 产品都遵循了 TSMC N5A 工艺领先的车载等级设

[汽车电子]

新思科技携手台积公司加速2nm工艺创新，为先进SoC设计提供经认证的数字和模拟设计流程

多个设计流程在台积公司N2工艺上成功完成测试流片；多款IP产品已进入开发进程，不断加快产品上市时间新思科技经认证的数字和模拟设计流程可提高高性能计算、移动和AI芯片的产品质量。 Synopsys.ai™ EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。新思科技接口IP和基础IP的广泛产品组合正在开发中，将助力缩短设计周期并降低集成风险。加利福尼亚州桑尼维尔， 2023 年 10 月 18 日 – 新思科技（ Synopsys, Inc.，）近日宣布，其数字和定制/模拟设计流程已通过台积公司N2工艺技术认证，能够帮助采用先进工艺节点的SoC实现更快、更高质量的交付

[半导体设计/制造]

新思科技、台积公司和Ansys强化生态系统合作，共促多裸晶芯片系统发展

三家全球领先公司紧密协作，以满足基于台积公司先进技术的设计在芯片、封装和系统等方面的挑战加利福尼亚州山景城，2023年5月17日 – 新思科技（Synopsys, Inc.，）近日宣布，携手台积公司和Ansys持续加强多裸晶芯片系统设计与制造方面的合作，助力加速异构芯片集成以实现下一阶段的系统可扩展性和功能。得益于与台积公司在3DFabric™技术和3Dblox™标准中的合作，新思科技能够为台积公司先进的7纳米、5纳米和3纳米工艺技术上的多裸晶芯片系统设计，提供业界领先的全方位EDA和IP解决方案。台积公司先进工艺技术集成了新思科技实现和签核解决方案以及Ansys多物理场分析技术，助力开发者从容应对多裸晶芯片系统中从早期

[半导体设计/制造]

新思科技连续12年获台积公司“OIP年度合作伙伴”，携手引领芯片创新

新思科技连续12年获台积公司“OIP年度合作伙伴”，携手引领芯片创新摘要： • 新思科技连续12年被评为“台积公司OIP年度合作伙伴” • 该合作推动了多裸晶芯片系统的发展和先进节点设计 • 奖项涵盖数字和定制设计、IP、以及基于云的解决方案 • 推出毫米波（mmWave）射频（RF）设计流程是双方合作中的亮点之一加利福尼亚州山景城，2022年12月14日 -- 新思科技（Synopsys, Inc.，）近日宣布，连续第12年被评选为“台积公司OIP开放创新平台年度合作伙伴”（OIP，Open Innovation Platform®）并斩获六个奖项，充分彰显了双方长期合作在多裸晶芯片系统、加速高质量接口I

[半导体设计/制造]

新思<font color='red'>科技</font>连续12年获<font color='red'>台</font><font color='red'>积</font><font color='red'>公司</font>“OIP年度合作伙伴”，携手引领芯片创新

新思科技与台积公司拓展战略合作提供3D系统集成解决方案

新思科技与台积公司拓展战略技术合作，为下一代高性能计算设计提供3D系统集成解决方案新思科技的 3DIC Compiler 可实现无缝访问台积公司TSMC-3DFabricTM技术要点：双方拓展战略合作，提供全面的3D系统集成功能，支持在单一封装中集成数千亿个晶体管新思科技3DIC Compiler是统一的多裸晶芯片设计实现平台，无缝集成了基于台积公司3DFabric技术的设计方法，提供完整的“探索到签核”的设计平台此次合作将台积公司的技术进展与3DIC Compiler的融合架构、先进设计内分析架构和签核工具相结合，满足开发者对性能、功耗和晶体管数量密度的要求新思科技（Synopsys, Inc.

[嵌入式]

热门资源推荐
热门放大器推荐

小广播