Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品

发布者:EE小广播最新更新时间:2022-08-24 来源: EEWORLD关键字:Credo  台积电  制程 手机看文章 扫描二维码
随时随地手机看文章

Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品


以独特的可控功耗及信道性能加持


专为高性能计算、交换芯片、人工智能、机器学习、安全及光通信等领域量身定制

中国•上海-- Credo Technology 近日正式宣布推出其基于台积电5nm及4nm制程工艺的112G PAM4 SerDes IP全系列产品,该系列能够全面覆盖客户在高性能计算、交换芯片、人工智能、机器学习、安全及光通信等领域的广泛需求,包括:超长距(LR+)、长距(LR)、中距(MR)、超极短距(XSR+)以及极短距(XSR)。


Credo IP产品业务开发助理副总裁Jim Bartenslager表示, “Credo先进的混合信号以及数字信号处理(DSP)112G PAM4 SerDes架构均早已在台积电12nm 制程工艺下完成研发并投片验证,且已成功应用于Credo全系列铜连接以及光连接解决方案产品之中。如今,我们将Credo独一无二的,为高速领域量身定制的SerDes技术移植到台积电5nm及4nm先进工艺节点,以求帮助我们的合作伙伴和客户能够更顺畅的升级其产品,无缝衔接的集成我们业界领先的112G PAM4 IP在其大型单片或多芯片模组(MCM)主芯片当中。”


image.png

图 1 Credo SerDes IP 产品总览


OIP生态系统开发负责人Dan Kochpatcharin表示:“很高兴Credo基于我们台积电5nm和4nm工艺设计新系列112G PAM4 Serdes IP。Credo这套既全面涵盖各种距离(reach)又具有功耗可编程功能的IP,能够满足计算、交换、人工智能、机器学习等众多领域的需求。”


Credo独特的软件可编程创新使架构能够逐车道优化功率和性能,进而使系统级性能得到更好的释放,达到更高标准。此新系列112G PAM4 SerDes IP旨在满足高速、数据密集型应用不断增长的数据需求。早期设计客户可立即通过联系Credo销售团队进行相关预定。Credo N4-N16 112G SerDes的生产、投片、设计套件可用性记录等均可通过台积电官网线上浏览。


Credo先进的SerDes核心科技可以帮助硅芯片解决方案供应商及原始设备制造商(OEM)们针对新兴市场带来的机遇为其客户定制芯片解决方案,并同时满足对系统级的性能以及低功耗方面的要求。Credo所有的IP解决方案均会为客户提供评估板、仿真模型、特性报告、可靠性报告、设计库及全套支持文档。


第24届中国国际光电博览会(CIOE 2022)将于2022年9月7-9日在深圳国际会展中心举行,届时Credo将在该活动上展示并介绍其用于数据中心及5G基础建设等多种场景的光电连接解决方案。Credo的展位号为6C21,欢迎业界同仁莅临参观或者预约会议交流。


关键字:Credo  台积电  制程 引用地址:Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品

上一篇:Nexperia发布具备市场领先效率的晶圆级12和30V MOSFET
下一篇:日本尼康研发3D ArF光刻机 预计未来销量翻倍

推荐阅读最新更新时间:2024-10-17 18:22

Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品
Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品 以独特的可控功耗及信道性能加持 专为高性能计算、交换芯片、人工智能、机器学习、安全及光通信等领域量身定制 中国•上海-- Credo Technology 近日正式宣布推出其基于台积电5nm及4nm制程工艺的112G PAM4 SerDes IP全系列产品, 该系列能够全面覆盖客户在高性能计算、交换芯片、人工智能、机器学习、安全及光通信等领域的广泛需求,包括: 超长距(LR+)、长距(LR)、中距(MR)、超极短距(XSR+)以及极短距(XSR)。 Credo IP产品业务开发助理副总裁Jim Bartenslager表示
[半导体设计/制造]
<font color='red'>Credo</font>正式推出基于<font color='red'>台积电</font>5nm及4nm先进<font color='red'>制程</font>工艺的全系列112G SerDes IP产品
Credo荣获2017年度台积电开放创新平台专业IP技术奖项
默升半导体(Credo Semiconductor),串行高速I/O技术(SerDes)的全球创新领导者,今天宣布公司荣获2017年度台积电(TSMC) 开放创新平台(Open Innovation Platform)特别IP技术奖。 “Credo作为台积电(TSMC)重要的开放创新平台OIP(Open Innovation Platform)合作伙伴,以其卓越的SerDes技术丰富了我们的生态系统,其SerDes技术对实现下一代数据中心的解决方案至关重要,”台积电(TSMC)结构设计市场部门的高级总监Suk Lee说道,“这一荣誉是对他们在台积电先进工艺节点上高性能SerDes IP技术的认可。” Credo为超规模数据
[半导体设计/制造]
消息称台积电2nm制程工艺已在7月份开始风险试产 早于预期
7月上旬曾有外媒在报道中提到,晶圆代工商台积电的2nm制程工艺,将于当月中旬开始在新竹科学园区的宝山晶圆厂风险试产,较市场普遍预期的四季度提前了一个季度。 而在最新的报道中,有外媒称台积电这一制程工艺的风险试产从7月份就已开始,同此前的报道基本一致。 对于台积电的2nm制程工艺早于预期开始风险试产,外媒认为他们是在加速确保量产之前,有稳定的良品率。 此外,外媒在报道中还提到,台积电在去年12月份,就已向包括苹果、英伟达在内的部分大客户,展示了他们2nm制程工艺原型的测试结果。 作为台积电连续多年的大客户,苹果是他们先进制程工艺量产之后的主要客户,在7nm、5nm、3nm等制程工艺上都是如此,在2nm制程工艺上预计也不会例外。已有多
[半导体设计/制造]
消息称英特尔已将 3 纳米以下制程全面交由台积电代工,全球裁员 15% 以求扭转颓势
9 月 9 日消息,据台媒“工商时报”报道,英特尔晶圆代工业务发展受阻,据称已将 3 纳米以下制程全面交由台积电代工,并启动全球裁员 15% 的计划以求扭转颓势。 台媒引用一位“半导体行业人士”指出,先进制程投入成本高昂,而随着竞争对手逐渐落后,行业呈现“赢者通吃”的趋势。英特尔的 CPU 从 Lunar Lake 开始采用台积电代工模式,虽然英特尔仍在坚持晶圆代工业务,但博通等公司已对英特尔提供的服务感到担忧,认为其不适合量产。 根据英特尔最新一季财报,晶圆代工业务亏损扩大至 28 亿美元(IT之家备注:当前约 198.94 亿元人民币),营业利润率为-65.5%。英特尔公司坦言他们在爱尔兰工厂扩张 Intel 3、Intel
[半导体设计/制造]
台积电核准近300亿美元资本预算 升级先进制程产能
8月13日,半导体巨头台积电发布公告,公布公司多项董事会决议,包括核准近300亿美元资本预算。 台积电表示,为了因应基于市场需求预测及技术开发蓝图所制定的长期产能规划,核准资本预算296.1547亿美元,内容包括:1. 建置及升级先进制程产能;2. 建置及升级先进封装、成熟及/或特殊制程产能;3. 厂房兴建及厂务设施工程。 台积电称,核准不超过75亿美元额度,增资本公司百分之百持股之子公司TSMC Arizona,即台积电亚利桑那子公司。 台积电还公布了一项人事任命,提拔公司资材管理组织资深处长李文如女士为副总经理。 根据台积电上月公布的数据,台积电2024年第二季实现营收208.2亿美元,较去年同期增加了32.8%,较前一季增加
[半导体设计/制造]
消息称台积电 2025 年 5nm、3nm 制程涨价 3%~5%
8 月 6 日消息,台媒《电子时报》今日援引 IC(集成电路)设计业者的话报道称,台积电已于 7 月下旬陆续通知多家客户,2025 年 5nm、3nm 两大先进制程将继续涨价。 报道指出,具体的涨价幅度将根据客户投片规模、产品与合作关系等的不同而定,落在 3%~8% 的范围内。 此外客户先进封装需求不断提升,台积电需要进一步扩充产能,台积电也将在此背景下上调 CoWoS 服务报价。 台积电此番涨价的背景是先进制程成本不断飙升,难以实现长期维持 53% 毛利率的既定目标。价格上涨即意味着部分成本涨幅转移给下游客户,降低财务目标兑现难度。 作为参考,按台积电 7 月 18 日公布的第二季度财务数据计算,其上一季度毛利率为 53.17%
[半导体设计/制造]
消息指台积电最快 2028 年 A14P 制程引入 High NA EUV 光刻技术
7 月 29 日消息,台媒《电子时报》(DIGITIMES)今日报道称,台积电最快在 2028 年推出的 A14P 制程中引入 High NA EUV 光刻技术。 ▲ ASML EXE:5000 High NA EUV 光刻机 台积电目前正式公布的最先进制程为 A16,该工艺将支持背面供电网络(BSPDN),定于 2026 下半年量产。从目前消息来看,在 A16 上台积电仍将采用传统的 Low NA (0.33NA) EUV 光刻机。 台媒在报道中表示,台积电在 A16 后的下一代工艺 A14 预计于 2026 上半年进入风险试产阶段,最快 2027 年三季度量产,该节点的主力光刻设备仍将是 ASML 的 NXE:3800E
[半导体设计/制造]
消息指<font color='red'>台积电</font>最快 2028 年 A14P <font color='red'>制程</font>引入 High NA EUV 光刻技术
消息称谷歌Tensor G5芯片基于台积电3nm制程,已成功进入流片阶段
7 月 1 日消息,台媒《工商时报》近日报道称,预计用于谷歌明年旗舰智能手机的 Tensor G5 芯片将基于台积电 3nm 制程,已成功进入流片阶段。 ▲ 谷歌 Tensor SoC 流片是芯片正式量产前的关键阶段,用小规模的芯片试产检验芯片设计是否正确。对于首次完全自研手机 SoC 的谷歌而言,如果顺利通过流片,那离 Tensor G5 的成功就近了一大步。 Tensor G5 的全自研,将意味着谷歌可完成对 Pixel 设备从芯片到设备整机再到操作系统乃至应用程序的全方位掌控,有助于实现更深度的软硬件整合。 最终,谷歌能更快将 AI 应用部署在自家设备上,打造差异化产品,从而在竞争激烈的智能手机市场中脱颖而出。 ▲
[手机便携]
小广播
最新半导体设计/制造文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 EDA与IP 电子制造 视频教程

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved