常见的封装技术

最新更新时间:2011-11-07来源: 互联网关键字:封装技术 手机看文章 扫描二维码
随时随地手机看文章

常见的封装技术

从foundry厂得到圆片进行减薄、中测打点后,即可进入后道封装。封装对集成电路起着机械支撑和机械保护、传输信号和分配电源、散热、环境保护等作用。
    芯片的封装技术已经历了好几代的变迁,从DIP、QFP、PGA、BGA到CSP再到MCM,技术指标一代比一代先进,包括芯片面积与封装面积之比越来越接近于1,适用频率越来越高,耐温性能越来越好,引脚数增多,引脚间距减小,重量减小,可靠性提高,使用更加方便等等。
近年来电子产品朝轻、薄、短、小及高功能发展,封装市场也随信息及通讯产品朝高频化、高I/O 数及小型化的趋势演进。
    由1980 年代以前的通孔插装(PTH)型态,主流产品为DIP(Dual In-Line Package),进展至1980 年代以SMT(Surface Mount Technology)技术衍生出的SOP(Small Out-Line Package)、SOJ(Small Out-Line J-Lead)、PLCC(Plastic Leaded Chip Carrier)、QFP(Quad Flat Package)封装方式,在IC 功能及I/O 脚数逐渐增加后,1997 年Intel 率先由QFP 封装方式更新为BGA(Ball Grid Array,球脚数组矩阵)封装方式,除此之外,近期主流的封装方式有CSP(Chip Scale Package 芯片级封装)及Flip Chip(覆晶)。
    BGA(Ball Grid Array)封装方式是在管壳底面或上表面焊有许多球状凸点,通过这些焊料凸点实现封装体与基板之间互连的一种先进封装技术。
    BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城(Citizen)公司开始着手研制塑封球栅面阵列封装的芯片(即BGA)。而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组(如i850)中开始使用BGA,这对BGA应用领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000年有70%以上幅度的增长。
    BGA封装比QFP先进,更比PGA好,但它的芯片面积/封装面积的比值仍很低。Tessera公司在BGA基础上做了改进,研制出另一种称为μBGA的封装技术,按0.5mm焊区中心距,芯片面积/封装面积的比为1:4,比BGA前进了一大步。
    随着全球电子产品个性化、轻巧化的需求蔚为风潮,对集成电路封装要求更加严格。 
    1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构,其封装外形尺寸只比裸芯片大一点点。也就是说,单个IC芯片有多大,封装尺寸就有多大,从而诞生了一种新的封装形式,命名为芯片尺寸封装,简称CSP(Chip Size Package或Chip Scale Package)。CSP是一种封装外壳尺寸最接近籽芯(die)尺寸的小型封装,具有多种封装形式,其封装前后尺寸比为1:1.2。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶粒(Die)大不超过1.4倍。
    CSP有两种基本类型:一种是封装在固定的标准压点轨迹内的,另一种则是封装外壳尺寸随芯尺寸变化的。常见的CSP分类方式是根据封装外壳本身的结构来分的,它分为柔性CSP,刚性CSP,引线框架CSP和圆片级封装(WLP)。柔性CSP封装和圆片级封装的外形尺寸因籽芯尺寸的不同而不同;刚性CSP和引线框架CSP封装则受标准压点位置和大小制约。
    CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电(IA)、数字电视(DTV)、电子书(E-Book)、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽(Bluetooth)等新兴产品中。
    Flip Chip 技术起源于1960 年代,为IBM 开发出之技术,Flip Chip 技术是在I/O pad上沉积锡铅球,然后将芯片翻转佳热利用熔融的锡铅球与陶瓷机板相结合此技术替换常规打线接合,逐渐成为未来的封装主流,当前主要应用于高时脉的CPU、GPU(GraphicProcessor Unit)及Chipset 等产品为主。
    LGA(Land Grid Array):矩栅阵列(岸面栅格阵列)是一种没有焊球的重要封装形式,它可直接安装到印制线路板(PCB)上,比其它BGA封装在与基板或衬底的互连形式要方便的多,被广泛应用于微处理器和其他高端芯片封装上.
CGA(Column Grid Array)圆柱栅格阵列,又称柱栅阵列封装
  1999年第三季度,Wavecom的工程师开始研究插座形式以外的其它解决方法。他们首先尝试球栅矩阵封装(Ball Grid Array)直接在PCB板上进行焊装。这种方法同时解决了装配和屏蔽问题,因为球珠组成的环形可以减少电磁干扰。但球珠型式体积超大,造成了整体尺寸的相应扩大。 
    最终,这个问题在1999年底得到了解决。当时Wavecom的工程师发现用2微米长、0.4微米宽的微型金属柱组成格栅,它既可提供电路连接,又控制了电磁干扰,并且有效地节约了部件的总体体积。柱栅阵列封装方法使用特别设计的塑料框架, 其中放置200多个微型格栅,它最终解决了电磁屏蔽和电路连接问题,同时易于使用。
    PGA芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。
    ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。
    QFP封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD(表面安装设备技术)将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。
    PFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。
芯片直接贴装技术(Direct Chip Attach 简称DCA),也称之为板上芯片技术(Chip-on-Board 简称COB),是采用粘接剂或自动带焊、丝焊、倒装焊等方法,将裸露的集成电路芯片直接贴装在电路板上的一项技术。倒装芯片是COB中的一种(其余二种为引线键合和载带自动键合),它将芯片有源区面对基板,通过芯片上呈现阵列排列的焊料凸点来实现芯片与衬底的互连。
    它提供了非常多的优点;消除了对引线键合连接的要求;增加了输入/输出(I/O)的连接密度;以及在印刷电路板上所使用的空间很小。与引线键合相比,它实现了较多的I/O数量、加快了操作的速度。
    SOP也是一种很常见的封装形式,始于70年代末期。SOP封装的应用范围很广,而且以后逐渐派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)及SOT(小外形晶体管)、SOIC(小外形集成电路)等在集成电路中都起到了举足轻重的作用。像主板的频率发生器就是采用的SOP封装。
    DIP(Dual-In-Line Package):双列直插式封装,是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。在70年代非常流行。这种封装形式的引脚从封装两侧引出,封装材料有塑料和陶瓷两种。DIP封装的特点就是适合PCB的穿孔安装,易于PCB布线,它的应用范围很广,包括标准逻辑IC电路、微机电路等等。虽然DIP封装已经有些过时,但是现在很多主板的BIOS芯片还采取的这种封装形式。

关键字:封装技术 编辑:神话 引用地址:常见的封装技术

上一篇:Fluke创新型无线显示万用表发布,实现远程无线测
下一篇:快速测频技术在跳频检测中的应用

推荐阅读最新更新时间:2023-10-12 20:32

日月光集团:异质整合的新时代发展趋势
在南京举办的世界半导体大会上,日月光集团副总经理郭桂冠带来主题为《异质整合的新时代发展趋势》的报告。 日月光集团副总经理郭桂冠 我今天主要讲的重点是异质整合在AI时代的应用和技术发展。 一、摩尔定律 我相信摩尔定律大家都耳熟能详。摩尔定律可以想像在一样的区间、一样的价格下,必须不断往前推进,让性能提升,价格维持不变或者是下降一半。摩尔定律在好几年前就有新的技术打破它,未来我们可以看到7纳米的应用、5纳米、3纳米,和过去是不一样的概念。接下来就产生了一个课题,我们要做SOC,都是所有设计者的梦想,还是可以弹性做一些SIP甚至所谓的异质整合。 纵轴往下走是纳米科技的推进。可以想像不断的需求,能耗更小、速度更快,产生
[嵌入式]
日月光集团:异质整合的新时代发展趋势
大功率LED封装技术与发展趋势
  一、前言   大功率LED封装由于结构和工艺复杂,并直接影响到LED的使用性能和寿命,一直是近年来的研究热点,特别是大功率白光LED封装更是研究热点中的热点。LED封装的功能主要包括:1.机械保护,以提高可靠性;2.加强散热,以降低芯片结温,提高 LED性能;3.光学控制,提高出光效率,优化光束分布;4.供电管理,包括交流/直流转变,以及电源控制等。   LED封装方法、材料、结构和工艺的选择主要由芯片结构、光电/机械特性、具体应用和成本等因素决定。经过40多年的发展,LED封装先后经历了支架式(Lamp LED)、贴片式(SMD LED)、功率型LED(Power LED)等发展阶段。随着芯片功率的增大,特别是固
[电源管理]
大功率LED<font color='red'>封装技术</font>与发展趋势
深度讲解高亮度矩阵式LED封装技术和解决方案
近几年发光二极管( LED )的应用在不断增长,其市场覆盖范围很广,包括像指示灯、聚光灯和头灯这样的汽车照明应用,像显示背光和照相机闪光灯这样的照相功能,像LED显示器背光和投射系统这样的消费产品,像建筑物的特色照明和标志这样的建筑应,以及许多其他方面的应用。LED亮度高、发光效率高且反应速度快。由于耗能低,使用寿命长,放热少且可发出彩色光的特点,已经在很多方面替代了白炽灯。 随着LED效率的不断提高,产生的每瓦特流明量不断增大,利用LED进行通用照明变得越来越接近实际。比如在2003年,一个相当于3000流明的荧光灯管需要采用超过1300个效率为30流明/瓦的LED才能获得相当的效果。但到2005年,获得同样的荧光灯管发光效
[电源管理]
深度讲解高亮度矩阵式LED<font color='red'>封装技术</font>和解决方案
“三大关键”解决矩阵式LED封装技术难题
  近几年发光二极管(LED)的应用在不断增长,其市场覆盖范围很广,包括像指示灯、聚光灯和头灯这样的汽车照明应用,像显示背光和照相机闪光灯这样的照相功能,像LED显示器背光和投射系统这样的消费产品,像建筑物的特色照明和标志这样的建筑应,以及许多其他方面的应用。LED亮度高、发光效率高且反应速度快。由于耗能低,使用寿命长,放热少且可发出彩色光的特点,已经在很多方面替代了白炽灯。   随着LED效率的不断提高,产生的每瓦特流明量不断增大,利用LED进行通用照明变得越来越接近实际。比如在2003年,一个相当于3000流明的荧光灯管需要采用超过1300个效率为30流明/瓦的LED才能获得相当的效果。但到2005年,获得同样的荧光灯管发光效
[电源管理]
高亮度矩阵式的LED封装技术与解决方案
 近几年发光二极管( LED )的应用在不断增长,其市场覆盖范围很广,包括像指示灯、聚光灯和头灯这样的汽车 照明 应用,像显示背光和照相机闪光灯这样的照相功能,像LED显示器背光和投射系统这样的消费产品,像建筑物的特色照明和标志这样的建筑应,以及许多其他方面的应用。LED亮度高、发光效率高且反应速度快。由于耗能低,使用寿命长,放热少且可发出彩色光的特点,已经在很多方面替代了白炽灯。   随着LED效率的不断提高,产生的每瓦特流明量不断增大,利用LED进行通用照明变得越来越接近实际。比如在2003年,一个相当于3000流明的荧光灯管需要采用超过1300个效率为30流明/瓦的LED才能获得相当的效果。但到2005年,获得同样的荧光灯管
[电源管理]
高亮度矩阵式的LED<font color='red'>封装技术</font>与解决方案
台积电和三星竞争升级,封装技术领域成新战场
据businesskorea报道,台积电和三星之间的代工之争,正从先进制造工艺扩展到封装技术。 先进制造工艺讲究半导体微小化,而封装不仅起着安放、固定、密封、保护芯片和增强导热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁。代工业务的发展也离不开封装技术。 三星的代工业务部门最近决定,到2021年底将其封装服务扩展到四种。目前,三星旗舰级封装技术为3D堆叠技术“X-Cube”,基于TSV硅穿孔技术,可以将不同芯片搭积木一样堆叠起来,目前已经可以用于7nm及5nm工艺。 此外,三星已经完成“2.5D RDL”的开发,还计划在2021年底启动I-Cube 8X”技术,在5厘米宽、5厘米长芯片上放置8个HGM和逻辑部件,以及结合
[手机便携]
SoC追求高效低耗 连接与封装技术是关键
系统单芯片(SoC)把更大、更多的系统整合在同一颗晶粒上,而多晶粒(multi-die)整合挑战包括技术不足、主要制程不相容等等。不过,拜低成本多晶粒封装(packaging)、新式高速序列收发器(serial transceiver)、甚至非电连接(non-electrical interconnect)等技术之赐,可望协助多晶粒系统核心分区管理(partitioning)。       Altera网站指出,由于频宽限制、功率预算(power budget)放宽,架构设计人员往往可突破新的效能、效率、以及密度组合。   首先,欲将系统分散至多重晶粒上,得先做好分区管理。子系统之间的连结频宽与延迟性需求,将决定系
[手机便携]
长电发布XDFOI多维先进封装技术 高性能计算领域明年量产
今日,全球领先的集成电路制造和技术服务提供商长电科技宣布正式推出XDFOI™全系列极高密度扇出型封装解决方案,旨在为全球客户高度关注的芯片异构集成提供高性价比、高集成度、高密度互联和高可靠性的解决方案,引领先进芯片成品制造技术创新迈向新高度。 长电科技XDFOI™全系列极高密度扇出型封装解决方案是新型无硅通孔晶圆级极高密度封装技术,相较于2.5D 硅通孔(TSV)封装技术,具备更高性能、更高可靠性以及更低成本等特性。该解决方案在线宽或线距可达到2um的同时,可实现多层布线层,另外,采用了极窄节距凸块互联技术,封装尺寸大,可集成多颗芯片、高带宽内存和无源器件。 XDFOI™全系列解决方案通过将不同的功能器件整合在系统封装内,大大降
[手机便携]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved