什么是抖动

最新更新时间:2012-01-21来源: 互联网关键字:抖动  高次谐波  电源噪声 手机看文章 扫描二维码
随时随地手机看文章

什么是抖动?什么叫抖动

抖动的定义是“数字信号的各个有效瞬时对其当时的理想位置的短期性偏离”,这意味着抖动是不希望有的数字信号的相位调制。相位偏离的频率称为抖动频率,与抖动有密切关系的第二个参数称为漂移,把它定义为“数字信号的各个有效瞬间相对其当时的理想位置的长期偏离”。到目前为止,在抖动和漂移之间的界限还没有明确的定义,通常具有频率低于1Hz至10Hz相位变化部分称为漂移。由于信号再生点把差错引入到数字比特流中以及在含有缓冲存储器的数字设备中的数字溢出或取空,可以把滑动引入到数字信号中,因此抖动可以降低数字电路的传输性能。抖动分系统性抖动和随机性抖动,系统性抖动是由于信号再生装置中定时恢复电路调整不当,或者码间干扰以及由于电缆均衡有缺陷而产生幅度到相位变换而引起的,系统性抖动与码型相关;随机抖动来源于内部干扰信号,如中继器的噪声、串话或反射,随机抖动与传输码型无关,在大部分现有低速数字系统中系统性抖动是主要的,在一个多接力段系统中,对所有数字波道都应该确定无输入抖动时输出抖动的累计平方根值和总的抖动转移函数。最大容许输入抖动通常与无线段的数目无关,因此应该分别测量所有数字波道中的每接力段的最大容许输入抖动。

在数据网络中,抖动(jitter)是通过一个网络的反应时间的可变性测量标准。一个非常小量的抖动对使用语音和视频的实时应用都是很重要的。抖动可能也指由从它的原始时间选择位置的信号变化引起的模拟传输线路失真。

时间抖动的概念 

在理想情况下,一个频率固定的完美的脉冲信号(以1MHz为例)的持续时间应该恰好是1us,每500ns有一个跳变沿。但不幸的是,这种信号并不存在。如图1所示,信号周期的长度总会有一定变化,从而导致下一个沿的到来时间不确定。这种不确定就是抖动。
抖动是对信号时域变化的测量结果,它从本质上描述了信号周期距离其理想值偏离了多少。在绝大多数文献和规范中,时间抖动(jitter)被定义为高速串行信号边沿到来时刻与理想时刻的偏差,所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走(wander),而将变化较快的成分定义为时间抖动(jitter)。

图1 时间抖动示意图

1.时间抖动的分类 
抖动有两种主要类型:确定性抖动和随机性抖动。 
确定性抖动是由可识别的干扰信号造成的,这种抖动通常幅度有限,具备特定的(而非随机的)产生原因,而且不能进行统计分析。 
随机抖动是指由较难预测的因素导致的时序变化。例如,能够影响半导体晶体材料迁移率的温度因素,就可能造成载子流的随机变化。另外,半导体加工工艺的变化,例如掺杂密度不均,也可能造成抖动。 
2.时间抖动的描述方法 
可以通过许多基本测量指标确定抖动的特点,基本的抖动参数包括: 
1)周期抖动(period jitter)
测量实时波形中每个时钟和数据的周期的宽度。这是最早最直接的一种测量抖动的方式。这一指标说明了时钟信号每个周期的变化。
2)周期间抖动(cycle-cycle jitter) 
测量任意两个相邻时钟或数据的周期宽度的变动有多大,通过对周期抖动应用一阶差分运算,可以得到周期间抖动。这个指标在分析琐相环性质的时候具有明显的意义。
3)时间间隔误差(timer interval error,TIE)
测量时钟或数据的每个活动边沿与其理想位置有多大偏差,它使用参考时钟或时钟恢复提供理想的边沿。TIE在通信系统中特别重要,因为他说明了周期抖动在各个时期的累计效应。 
3.时间抖动的频域表示——相位噪声
相位噪声是对信号时序变化的另一种测量方式,其时间抖动(jitter)在频率域中的显示。图2用一个振荡器信号来解释相位噪声。

如果没有相位噪声,那么振荡器的整个功率都应集中在频率f=fo处。但相位噪声的出现将振荡器的一部分功率扩展到相邻的频率中去,产生了边带(sideband)。从图2中可以看出,在离中心频率一定合理距离的偏移频率处,边带功率滚降到1/fm,fm是该频率偏离中心频率的差值。
相位噪声通常定义为在某一给定偏移频率处的dBc/Hz值,其中,dBc是以dB为单位的该频率处功率与总功率的比值。一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值。

图2 相位噪声示意图

时间抖动的模型
为了更好的对jitter进行描述,需要建立一套模型来分析不同情况下jitter的影响。根据产生jitter的原因不同,对jitter模型一般如下:

图8 Jitter模型

1.随机抖动(RJ,Random Jitter) 
随机抖动是时间上的噪音,并没有任何已知的模式。尽管在随机过程的理论中,随机抖动可能有各种概率分布,但是jitter模型中通常假定为高斯正态分布。原因有两个:第一,许多电路中,随机噪声的主要来源是热噪声,其具有高斯分布;第二,根据中心极限定律,许多独立不相关噪声源叠加后趋近于一个高斯分布。由于随机抖动满足高斯分布,因此它的峰值是无界的。这是随机抖动区别于确定性抖动的重要特征。
2.确定性抖动(DJ,Deterministic Jitter) 
相对于随机抖动,确定性抖动(DJ)是可以重复和预测的时间抖动,因此,DJ的峰峰值是有界的,而这个边界的位置随着测量次数的增加可以逼近真实值。DJ又可以分成几种,每种有自己的特点和背后对应的物理机制。 
1)数据依赖型抖动(DDJ,Data Dependent Jitter)
数据依赖型抖动是和数据每一位内容相关的抖动。通常产生DDJ的原因是数据流通过带宽明显受限的信道时,出现码间干扰(ISI)而引起的。DDJ通常具有两个分立脉冲形式的直方图,并且两个峰的高度相同(根据峰所处的位置又可以分成高概率DDJ和低概率DDJ)。 
2)占空比失真抖动(DCD,Duty Cycle Distortion) 
占空比失真抖动是当时钟信号占空比不是50%时,由于过零点的位置不同所带来的测量抖动。其产生的原因有两种,其一,信号上升沿的摆率和下降沿的摆率不同,其二,由于判决阈值偏高或偏低。DCD通常具有和DDJ类似的两个分立脉冲形式的直方图,并且两个峰的高度相同。
3)有界不相关抖动(BUJ,Bounded Uncorrelated Jitter)
有界不相关抖动是一类在时间上不与jitter测量时刻相关,分布上有具有有界峰峰值的时间抖动的统称。其来源通常有3种:电源噪声。由于供电电源带来的噪声,可能会影响误码率;串扰和外部噪声。由于传输过程中可能由相邻传输线或外部电磁干扰引起的噪声;周期性噪声。由于各种周期性噪声带来的信号周期性抖动(PJ,Period Jitter)。例如:开关电源噪声或测试时使用的周期信号。只有单一频率成分的周期性抖动(PJ)具有一个两端为峰值中间凹陷形式的直方图。 
3.Jitter的分离 
由于实际测试中,往往得到的复合时间抖动是由以上两种或几种Jitter模型的组合。利用概率论的知识可以知道复合抖动概率密度函数是组成该抖动的各个随机变量的概率密度函数的卷积。例如,一个DCD抖动和一个随机抖动的概率密度函数是将随机的高斯分布调制到DCD的两个尖峰上。此外,对于周期性抖动(PJ)不光有基波成分,往往还伴随着高次谐波。

关键字:抖动  高次谐波  电源噪声 编辑:神话 引用地址:什么是抖动

上一篇:逻辑分析仪的使用
下一篇:时间抖动(jitter)的概念及其分析方法

推荐阅读最新更新时间:2023-10-12 20:34

利用低抖动LVPECL扇出缓冲器增加时钟源的输出数
器件连接/参考   ADF4351:集成VCO的小数N分频PLL合成器 ADCLK948:提供8路LVPECL输出的时钟扇出缓冲器 评估和设计支持 电路评估板 ADF4351评估板(EVAL-ADF4351EB1Z) ADCLK948评估板(ADCLK948/PCBZ) 设计和集成文件 原理图、布局文件、物料清单 电路功能与优势 许多系统都要求具有多个低抖动系统时钟,以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口,后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。  
[电源管理]
利用低<font color='red'>抖动</font>LVPECL扇出缓冲器增加时钟源的输出数
高性能缓冲器系列 实现更最低抖动【赛普拉斯】
2011年3月8日,北京讯,赛普拉斯半导体公司日前宣布推出一款新型时钟缓冲器系列产品,该系列具有业界最低的额外RMS相位抖动。CY2Dx15xx系列的额外RMS相位抖动可低至60fs,同时还能实现低至480ps的传播延迟。 新的缓冲器可以产生多个相同的时钟,通常可用于系统中的几个接口和IC,例如处理器和FPGA。他们可以产生最多10个差分输出,格式包括LVPECL, LVDS 和 CML。这些新款缓冲器具有多种封装方式,包括8-pin SOIC、8-pin TSSOP、20-pin TSSOP以及32-pin TQFP。 这一低抖动、低偏移、高性能缓冲器完善了赛普拉斯的FleXO™系列低抖动时钟发生器产品线
[嵌入式]
ADI推出四通道、抖动衰减时钟转换器
新时钟转换器可降低光纤和网络通信应用中光纤传输网络映射和以太网线路卡的拥有成本。 中国,北京 – Analog Devices, Inc.(NASDAQ:ADI)全球领先的高性能信号处理解决方案供应商,近日推出搭载时钟乘法器的多重服务型自适应四通道时钟转换器AD9554,该器件可以为多种系统提供抖动清除和同步功能,包括同步光纤网络(SONET/SDH)。与维持多个器件不同的时钟配置相比,其输入端嵌入的交叉点开关带来了更大的灵活性,降低了拥有成本。AD9554功耗仅为940 mW,同时还能在430 kHz至941 MHz的输出范围内产生最多8个输出时钟,与4个2 kHz至1 GHz外部输入参考时钟同步,其环路带宽低至0.1
[模拟电子]
ADI推出四通道、<font color='red'>抖动</font>衰减时钟转换器
抖动的波形如何才能稳定下来?
我们常常看到示波器的触发选项里有各种触发方式,在设置触发方式后波形还是不能稳定显示,是示波器不能满足测试需求还是设置不正确呢,到底怎么设置才能使波形稳定显示呢? 1. 触发的概念 触发是数字示波器区别于模拟示波器的最大特征之一。触发就是使示波器的扫描与被观测信号同步,从而显示稳定的波形。为满足不同的观测需要,需要不同的 触发模式 ,主要有三种触发模式: 1、自动触发:不论是否满足触发条件都有波形显示,且触发的位置随机,此时,便呈现出波形 抖动 的情况,该模式适用于低重复率和未知信号电平; 2、普通触发:只在满足触发条件时显示波形,不满足触发条件时保持原有波形显示,并等待下一次触发,该模式适用于低重复率信号及不要
[测试测量]
<font color='red'>抖动</font>的波形如何才能稳定下来?
浅谈微控制器/模拟应用中电源、接地和噪声的管理
  除了 微控制器 , 微控制器 应用经常包括低电平传感器信号和适当的 电源 驱动电路,需要小心设计 电源 和 接地 。本文将讨论噪声源和噪声的传播路径。我们将涉及良好布局习惯背后的理论及其对噪声的影响。我们也将讨论隔离和限制噪声元件的适当的选择和布局方法。图1是本文中讨论时使用的系统方框图。这个系统的功能是采集重量并在LED阵列和笔记本电脑上显示结果。在需要时,可利用风扇控制器对电路板降温。这个设计实例包括了模拟和数字两部分。这种设计的难点之一是如何将这两个部分隔离开来。先看一下该设计的模拟部分,模拟输入信号进入电路实现称重。图1的模拟接口电路包括称重、增益电路、膺频滤波器和12位模数转换器(ADC)。称重利用的是一个惠斯顿电桥
[电源管理]
浅谈微控制器/模拟应用中<font color='red'>电源</font>、接地和<font color='red'>噪声</font>的管理
LCD的DE模式和HV模式,以及DITHB抖动功能
首先RGB的信号线如下: 然后看一下LCD的时序图: LCD在显示可视数据之前,在行数据上有HFP、HBP、HSYNC,在列数据上有VFP、VBP、VSYNC,而不是所有的数据都是可以显示的数据,因此LCD的驱动和LCD之间需要采用某种方式来同步,比如让LCD知道现在我在发送的是HFP时序,你不要显示出来;或者通知LCD,现在开始后面的数据是可视数据,你可以开始显示了。为实现这种目的,有两种方式:DE模式和HV模式。 DE模式:使用DE信号线来表示有效数据的开始和结束,如下图: 当DE变为高电平时,表示有效数据开始了;变为低电平,表示有效数据结束。在DE模式下,LCD是不需要HS信号线的,
[单片机]
LCD的DE模式和HV模式,以及DITHB<font color='red'>抖动</font>功能
信号完整性分析基础系列之十--串行数据测试中的抖动算法
在高速串行数据的测试中,抖动的测试非常重要。在串行数据的抖动测试中,抖动定义 为信号的边沿与其参考时钟之间的偏差。对于抖动测量值的量化,通常有抖动的峰峰值和有效值这两个参数。不过,抖动的峰峰值随着测量时间的增加,测量值不断 变大,不能将抖动值与误码率直接联系起来,所以对于抖动测试,抖动的峰峰值并不是一个理想的指标来很衡量器件和系统的性能。 总体抖动(Total Jitter,简称Tj)为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值,在很多串行数据的规范中通常需要测量误码率为10e-12的Tj,简写为Tj@BER=10e-12。 对于BER小于10e-8的Tj的测量,通常只有误码率测试仪BERT可以直接测量
[测试测量]
信号完整性分析基础系列之十--串行数据测试中的<font color='red'>抖动</font>算法
分享关于抖动分解实际操作和步骤分析
我们通过课件给大家讲解了抖动分解的基本概念。这篇我们仍然采用前面用到的10bit S系列示波器和演示板给大家做实际演示,演示一下不同的设定对抖动分解的影响。 开始测试前,首先Default Setting示波器,然后打开通道3,点Autoscale将信号以最合适的方式显示在示波器上面。 在示波器的Setup菜单下面,在通道1界面下面勾选Differential Channels 1&3后,通道1就变成了通道1和3原始信号的差模信号(CH1-CH3),通道3变成了共模信号((CH1+CH3)/2)。然后关闭通道3,对差模信号通道1-3进行分析。 在示波器的Analyze菜单下面,点击Quick Jit te r,可以
[测试测量]
分享关于<font color='red'>抖动</font>分解实际操作和步骤分析
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved