基于FPGA与色敏传感器的颜色识别系统1

最新更新时间:2012-09-09来源: 互联网关键字:FPGA  色敏传感器  颜色识别 手机看文章 扫描二维码
随时随地手机看文章

1 概 述

  在当今的社会生活中,颜色识别得到越来越广泛的应用。各个领域的广泛应用需求使颜色识别技术有了长足的发展,结合其他技术,可为工业控制、产品制造等多个行业更好地服务。目前,颜色识别技术主要是通过结构简单、使用方便的单片机来实现,而本设计选用FPGA来实现,该系统可应用于印染、油漆、汽车等行业,也可以装在自动生产线上对产品的颜色进行监测。这样选择的好处有以下几点:

  ①FPGA芯片是并行运算的,每个振荡周期都可以执行任务,而单片机(如8051系列)的每条指令都需要12个振荡周期。例如,单片机I/O端口的变化最快也需要24个振荡周期,而FPGA只需要2个振荡周期,所以同样的振荡周期下,FPGA速度更快。

  ②FPGA有丰富的I/O资源(一般有数百个I/O口),容易实现大规模系统,可以方便地连接外设(比如多路A/D、D/A等)。而单片机的I/O口有限,要进行仔细的资源分配、总线隔离。

  ③FPGA可以进行硬件重构,在功能扩展或性能改善方面也非常容易。

  本设计选用了Altera公司的:NioslI软核,使用SOPC的软硬件综合解决方案。与传统的设计方法完全不同,从硬件和软件整体设计上进行了极大的改进,使硬件电路更加简单、有效、易于理解,软件设计更轻松、可移植性更强。

  2 设计原理

  如图1所示,颜色识别系统主要由模拟和数字两部分组成。模拟部分主要用来转换光电信号、放大信号和滤除噪声。数字部分主要用来对A/D采样进来的数字信号实现中值滤波、查对数表、求对数比,以及显示等操作。

 


  3 模拟部分

  3.1 颜色采集模块

  本设计中采用的色敏传感器是CLS9032。该传感器有2个垂直连接的PN结,其厚度可以给色敏传感器起到一个光学滤波器的作用。波长较短的光在硅的表面就被吸收了,而波长较长的光到达深一些的位置才会被吸收。基于这种光谱的敏感性,根据光的波长来选择信号(颜色)。使用2个光电二极管之间的对数电流比作为信号处理的方法。不同颜色的光照射时,该色敏传感器红、绿、蓝区3个引脚都会输出电流信号,但是相应颜色的引脚输出的电流信号会比其他引脚输出的电流信号强。利用这种原理能够有效地避免外界环境造成的输出电流的起伏,因此这种器件具有较高的可靠性。

  在距离色敏传感器1.5 cm处,分别用红、绿、蓝3种颜色的光源直接照射,检测经过模拟部分处理后的输出电压信号。实际测试数据如表1所列。

 


  3.2 放大模块

  图2是模拟部分制成PCB后的实物图。选取了有代表性的红、绿、蓝3种颜色,分别用相应颜色的发光二极管来代表。使颜色识别系统有充足的光线照射,便于探测。

 


  色敏传感器负责把不同颜色的光信号转换成电流信号,但是电流信号只是几十到几百nA的数量级,需要放大电路来放大到所需要的程度。不同颜色产生的微弱电流信号传送到对应的线路通道上,通过以下3级放大,把nA级的电流信号转换成V级的电压信号。具体电路如图3所示。

 


  ①第1级是在电流放大的模式下工作,运放选用高精度、低噪声的高精密运放OP177。经过放大的信号大致能达到几十mV。这个幅度的电压还太小,不能输入到数字系统,因此还要对电压信号进行进一步的放大。

  ②第2级放大为同相的电压放大,选用高精度的集成运放OP07。放大后的电压幅度大致为几百mV,且放大的输出为负。

  ③第3级放大要采用反相的电压放大,运放同样选用OP07。输出的信号幅度为几伏,能够满足输入数字系统的要求。

  3.3 滤波模块

  经过放大后的直流信号,因为有噪声的干扰,还有一些毛刺。经过查阅参考文献和实际的实验测试,最终采用20 Hz二阶有源低通滤波器,可以为后面的级联使用提供干净的信号。

关键字:FPGA  色敏传感器  颜色识别 编辑:神话 引用地址:基于FPGA与色敏传感器的颜色识别系统1

上一篇:基于超声传感技术的视觉自动识别系统
下一篇:基于FPGA与色敏传感器的颜色识别系统2

推荐阅读最新更新时间:2023-10-12 20:41

基于FPGA的Cadence Protium S1原型验证平台
物联网跨越多个应用领域,根据最终应用领域的不同,设计团队的要求可能会大相径庭。功率,性能和成本是芯片设计的优先事项,而汽车和航空航天/国防等应用领域则还需要考虑功能安全性,在其他领域,信息安全性是关键或现场可升级性的需求。 验证,原型设计和软件开发是这些领域和设计要求中的共同点。为了允许进行嵌入式软件开发,通常认为早期的验证技术太慢,而使用虚拟平台(例如QEMU)进行的抽象有时不够准确。 长期以来,基于FPGA的原型设计一直是芯片诞生前软件开发的首选平台。以Cadence Palladium Z1企业仿真平台之类的工具中的硬件仿真相类似,它可以将执行性能从MHz级别扩展到100 MHz,而且成本更低,从而可以将其交给软件团
[嵌入式]
基于<font color='red'>FPGA</font>的Cadence Protium S1原型验证平台
安捷伦高速数字转换器荣获奖项三项大奖
中国北京,2014年3月17日讯——安捷伦高速数字转换器团队近期荣获了三项大奖。继去年安捷伦M9703A荣获由《测试与测量世界》评选的最佳测试信号分析仪后,安捷伦的产品又获得了以下三大殊荣:U5303A PCIe 12位数字转换器荣获2013年“最佳测试奖”产品奖项(数据采集),M9703 AXIe 12位数字转换器在推出新功能后不久,便入围“最佳测试奖”决赛候选名单, U5340 FPGA开发套件顺利入围“金老鼠夹子奖”设计工具类(硬件和软件)决赛名单。 Didier Lavanchy对安捷伦高速数字转换器团队取得的成绩感到非常自豪,他说:“安捷伦2014年在硬件和软件方面取得的成绩是对安捷伦独特的模块化战略的肯定。通过为客
[测试测量]
安捷伦高速数字转换器荣获奖项三项大奖
基于FPGA的步进电机加减速控制器的设计
0 引言 几十年来,数字技术、计算机技术和永磁材料的迅速发展,为步进电机的应用开辟了广阔的前景。由步进电机与驱动电路组成的开环数控系统,既非常简单、廉价,又非常可靠。此外,步进电机还广泛应用于诸如打印机、雕刻机、绘图仪、绣花机及自动化仪表等。正因为步进电机的广泛应用,对步进电机的控制的研究也越来越多,在启动或加速时若步进脉冲变化太快,转子由于惯性而跟随不上电信号的变化,产生堵转或失步;在停止或减速时由于同样原因则可能产生超步。为防止堵转、失步和超步,提高工作频率,要对步进电机进行升降速控制。本文介绍一个用于自动磨边机的步进电机升降速控制器,由于考虑了通用性,它可以应用于其他场合。 从步进电机的矩频特性可知,步进电机
[嵌入式]
Ports模式下CY7C68013和FPGA的数据通信
引言 通用串行总线(USB)具有快速、双向、大批量传输、廉价以及可实现热插拔等优点,Cypress公司的FX2系列芯片之一CY7C68013是最早符合USB2.0标准的微控制器,集成了符合USB2.0的收发器、串行接口引擎(SIE)、增强型8051内核以及可编程的外围接口,实现基于USB2.0的接口数据通信,CY7C68013可配置成3种不同的接口模式;Ports(端口模式)、GPIF Master(可编程接口模式)和Slave FIFO(主从模式),其中,后两种模式利用其内部集成的可以独立于微处理器而自动处理USB事务的硬件(USB核),数据的传输通过执行USB本身的协议来完成,微处理器可不参与数据传输,从而使数据的传输速
[工业控制]
基于FPGA的UART接口模块设计
UART(UniversalAnynchronousReceiverTransmitter,通用异步接收发送器)是广泛应用的串行数据传输协议之一,其应用范围遍及计算机外设、工控自动化等场合。虽然USB传输协议比UART协议有更高的性能,但电路复杂开发难度大,并且大多数的微处理器只集成了UART,因此UART仍然是目前数字系统之间进行串行通信的主要协议。   随着FPGA的广泛应用,经常需要FPGA与其他数字系统进行串行通信,专用的UART集成电路如8250,8251等是比较复杂的,因为专用的UART集成电路既要考虑异步的收发功能,又要兼容RS232接口设计,在实际应用中,往往只需要用到UART的基本功能,使用专用芯片会造成
[嵌入式]
基于<font color='red'>FPGA</font>的UART接口模块设计
LEON2应用于DCPU的FPGA仿真
近年来,随着数字多媒体业务和Internet网络的迅速发展,新型数字机顶盒可以有效利用我国巨大的有线电视网络资源,完成视频点播、数字电视的接收及接入Internet等综合业务功能。  1 数字机顶盒总体设计方案  数字机顶盒分为两个通道,下行通道接收来自电缆或光纤的有线电视信号,上行通道传输从客户端到服务器端的指令。 下行通道方案如图1所示,调谐器接收来自有线网的高频信号,通过QAM解调器完成信道解码,从载波中分离出包含音、视频和其他数据信息的传送流(TS)。传送流中一般包含多个音、视频流及一些数据信息。解复用器则用来区分不同的节目,提取相应的音、视频流和数据流,送入MPEG一2解码器和相应的解析软件,完成数字信息的还原
[嵌入式]
LEON2应用于DCPU的<font color='red'>FPGA</font>仿真
基于数字移相的高精度脉宽测量系统及其FPGA实现
  在测量与仪器仪表领域,经常需要对数字信号的脉冲宽度进行测量.这种测量通常采用脉冲计数法,即在待测信号的高电平或低电平用一高频时钟脉冲进行计数,然后根据脉冲的个数计算待测信号宽度,如图1所示.待测信号相对于计数时钟通常是独立的,其上升、下降沿不可能正好落在时钟的边沿上,因此该法的最大测量误差为一个时钟周期.例如采用80MHz的高频时钟,最大误差为12.5ns.    提高脉冲计数法的精度通常有两个思路:提高计数时钟频率和使用时幅转换技术.时钟频率越高,测量误差越小,但是频率越高对芯片的性能要求也越高.例如要求1ns的测量误差时,时钟频率就需要提高到1GHz,此时一般计数器芯片很难正常工作,同时也会带来电路板的布
[测试测量]
基于数字移相的高精度脉宽测量系统及其<font color='red'>FPGA</font>实现
莱迪思推出新的用于环境感知的超低密度FPGA
美国俄勒冈州希尔斯波罗市 2013年10月23日 莱迪思半导体公司(NASDAQ: LSCC)今日宣布推出新的超低密度iCE40™ FPGA,提供世界上最灵活的单芯片传感器解决方案,使得新一代环境感知、超低功耗的移动设备成为现实。iCE40 FPGA系列新增加的器件使客户能够在一个更小的空间内集成更多的功能。1.4mm x 1.48mm x 0.45mm的封装,足够小且经济实惠,几乎可以在任何地方使用,减少电路板面积并且降低系统复杂度。 新的iCE40LM FPGA带有选通信号发生器硬IP、I2C和SPI接口,为移动通信市场提供了几近为零的延迟特性,以极小的延迟和错误实时捕捉用户和环境输入,实现环境感知系统。这为设
[嵌入式]
莱迪思推出新的用于环境感知的超低密度<font color='red'>FPGA</font>
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved