由两个单稳态电路构成的压控振荡器

    摘要： 具体介绍了基于CPLD器件设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展电路的特点，给出了相应的时序仿真波形，提出了提高展宽脉冲宽度精确度的方法。     关键词： CPLD器件 单稳态 脉冲信号 时序仿真 在数字电路设计中，当需要将一输入的窄脉冲信号展宽成具有一定宽度和精度的宽脉冲信号时，往往很快就想到利用54HC123或54HC4538等单稳态集成电路。这一方面是因为这种专用单稳态集成电路简单、方便；另一方面是因为对输出的宽脉冲信号的宽度、精度和温度稳定性的要求不是很高。当对输出的宽脉冲信号的宽度、精度和温度稳定性的要求较高时，采用常规的单稳态集成电路可能就比较困难了。众所周知，

图1：锁相环在时钟产生中应用。 锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。 系统集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。系统集成PLL的另一个显著特点是通过调节位于锁相环反馈回路中的时钟树缓冲区中的参数，锁相环能够产生相对于参考输入时钟频率不同倍率的

集基耦合单稳态电路图

555构成的单稳态触发器的四种电路: 图(a)所示电路是典型的单稳模式电路。当外加脉冲经C1、R1微分电路加至555的2脚时，负向脉冲( 1/3VDD)使555置位，3脚输出暂稳脉冲宽度td=1．1RC。 图(b)与图(a)类同，但它有两个输出端。C通过R至555内部灌电流放电，恢复时间比图(a)要长。 图(c)电路的2、6脚接法与图(a)、(b)不同，外加触发应为正向脉冲，幅值应大于号VDD，暂稳脉冲为负向，其宽度td=1．1RC，可同时输出两路。 图(d)与图(c)类同，但由于在充电回路中加进了导向二极管D，加快了充电速率，使工作频率大大提高。该电路可同时输出两路。

什么叫压控振荡器? 指输出频率与输入控制电压有对应关系的振荡电路,常以符号(VCO)(Voltage Controlled Oscillator)。 其特性用输出角频率ω0与 输入控制电压uc之间的关系曲线(图1)来表示。图1中,uc为零时的角频率ω0,0称为自由振荡角频率；曲线在ω0,0处的斜率K0称为控制灵敏度。使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。在通信或测量仪器中，输入控制电压是欲传输或欲测量的信号（调制信号）。人们通常把压控振荡器称为调频器，用以产生调频信号。在自动频率控制环路和锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控部件。

高速单稳态电路 原理图

555构成的单稳态触发器的四种电路: 图(a)所示电路是典型的单稳模式电路。当外加脉冲经C1、R1微分电路加至555的2脚时，负向脉冲( 1/3VDD)使555置位，3脚输出暂稳脉冲宽度td=1．1RC。 图(b)与图(a)类同，但它有两个输出端。C通过R至555内部灌电流放电，恢复时间比图(a)要长。 图(c)电路的2、6脚接法与图(a)、(b)不同，外加触发应为正向脉冲，幅值应大于号VDD，暂稳脉冲为负向，其宽度td=1．1RC，可同时输出两路。 图(d)与图(c)类同，但由于在充电回路中加进了导向二极管D，加快了充电速率，使工作频率大大提高。该电路可同时输出两路。